文件下载
资源详情
[{"title":"（ 1 个子文件 238KB ） 基于Verilog HDL的全功能UART IP核的设计与实习","children":[{"title":"基于Verilog HDL的全功能UART IP核的设计与实习.pdf <span style='color:#111;'> 271.87KB </span>","children":null,"spread":false}],"spread":true}]
评论信息
-
-
-
fu_jiangjie :很有用的资料，不错，谢谢分享2014-06-29 -
其他资源
- altium designer最全元件库
- echarts离线百度地图+demo（演示）+步骤文档（超详细）
- java-gui(界面组件案例大全)(内含139个完整Demo)
- 数字彩色图像的哈夫曼编码与解码的matlab实现
- 空间平滑MUSIC算法MATLAB程序
- 自适应LMS算法仿真 Matlab
- 学生成绩管理系统（JAVA+SQL）
- ASP.NET MVC 4 图片上传UploadDemo
- C#实现的股票交易模拟系统
- 手机蓝牙APP源码
- 滑动窗口协议模拟 JAVA.zip
- 如何获取图片的信息（包括dpi） 【前端js 后台java window系统】-附件资源
- 南京师范大学2000-2011年《数学分析》历年考研试题.pdf
- 2020年广州小学shp数据
- 基于SpringBoot+MyBatis框架的高校人事信息发布系统设计与实现
- janus安装.zip
- 信号与系统
- EasyAccess.rar
- 10行Python代码实现目标检测
- COAE2014语料
- STLINK原理图与PCB文件
- 教务管理系统之子系统---系内课程安排
- E4A免签支付源码 支付宝 微信 QQ 第三方平台
- wxpython使用matplotlib的简单教程
- ITILV3 Foundation培训内部资料，中文版PPT
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明