只为小站
首页
域名查询
文件下载
登录
首页
利用verilogHDL设计的基于FPGA的数字钟设计
利用verilogHDL设计的基于FPGA的数字钟设计
上传者:
yuqu1028
|
上传时间: 2022-05-29 18:09:21
|
文件大小: 370KB
|
文件类型: DOCX
fpga开发
文档资料
verilog
嵌入式
程序采用分模块进行的原则,主控制模块可以控制整体的运行和关闭,分频器模块可获取需要的1Hz和1kHz的时钟信号,按键防抖模块消除了按键时抖动的影响,时钟主体正常运作(24小时显示),按键调时模块控制分钟的调整,数码管显示模块利用动态显示原理得到时,分的显示。 设计可实现:1:正常显示功能 2:按键调时功能 3:到点报时功能
文件下载
立即下载
评论信息
其他资源
u-boot.bin_tekkaman_2009.11.bz2
基于单片机的LED点阵显示屏设计(16*32)
CGAN代码及数据集
新闻管理系统ER图
codesys如何通过共享内存的方式跟第三方程序通信
ModelCenter
libsvm32位64位
8×8点阵取模
dbeaver impala jdbc连接包
python3.7windows64版本下载
Android 10.0 自动背光调节流程.pdf
I2C控制PCF8574参考例程.zip
整车数字化工厂平台建设解决方案.pptx
Linux嵌入式驱动开发——平台总线实例modules_platform
TMS320F2812 DSP引脚说明
智慧停车解决方案的全套模板(6个方案).zip
netty-3.7.0官方API所有jar包
LCL滤波研究资料 不错的东西
微信推文svg样板 取消系统加设置的积分
宿舍管理系统毕业设计完整项目
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
热门下载
西门子逻辑控制设计开发_3部10层
IEEE33节点配电网Simulink模型.rar
云视通扫描工具.zip
长江流域shp.zip
狂神说Java系列笔记.rar
pytorch实现RNN实验.rar
2019年秋招—华为硬件工程师笔试题目.pdf
BP_PID控制仿真.rar
基于傅里叶算子的手势识别的完整源代码(Python实现,包含样本库)
Spring相关的外文文献和翻译(含出处).zip
先进PID控制Matlab仿真第4版-PDF+代码.zip
基于Servlet+jsp+mysql开发javaWeb学生成绩管理系统
python爬虫数据可视化分析大作业.zip
EEupdate_5.35.12.0 win10下修改intel网卡mac
现代操作系统原理与实现.pdf
最新下载
139网络GM工具源码(易语言)
asp连接SQLite代码
中科大 矩阵代数习题答案
G729\G729A\G729B\G729C\G729D\G729E\……全套完整源码
Oracle性能优化求生指南
EZ-USB_devtools_version_261700
Digital intergrated circuit Rabaey 2nd -content+problems+solutions
VMware_Install_Cleaner.exe
CKD TS与TH型使用说明书.pdf
LVRTE2011f3std.exe