用quartus13实现50Mhz分频计的设计，采用verilog HDL硬件描述语言，包活源代码及测试文件
2021-10-25 15:01:02
159KB
1