时序约束可以成为设计人员最好的朋友，能帮助您快速完成设计。
为保证设计的成功，设计人员必须确保设计能在特定时限内完成指定任务。要
实现这个目的，我们可将时序约束应用于连线中——从某 FPGA 元件到 FPGA 内
部或 FPGA 所在 PCB 上后续元件输入的一条或多条路径。
2022-09-03 10:14:43
969KB
1
Altera官方时序约束指南文档，也可在官方网站下载，文档编号AN433，里面讲了能够碰到的大部分源同步时序约束方法，很值得一看
2021-11-13 12:01:10
1.73MB
1
作为赛灵思用户论坛的定期访客，我注意到新用户往往对时序收敛以及如何使用时序约束来达到时序收敛感到困惑。为帮助 FPGA设计新手实现时序收敛，让我们来深入了解时序约束以及如何利用时序约束实现FPGA 设计的最优结果。
2021-09-26 10:13:32
247KB
1
Intel® Quartus® Prime Pro Edition 用 户指南中文版本，能够帮助大家学习时序约束
2021-04-26 18:03:10
1.89MB
1
Xilinx时序约束指南，SDC编写指南
XILINX_时序约束使用指南中文.pdf
sdc_command.pdf
2019-12-21 18:58:10
1.02MB
1