线路与图面（Pattern）：线路是做为原件之间导通的工具，在设计上会另外设计大铜面作为接地及电源层。线路与图面是同时做出的。介电层（Dielectric）：用来保持线路及各层之间的绝缘性，俗称为基材。孔（Through hole / via）：导通孔可使两层次以上的线路彼此导通，较大的导通孔则做为零件插件用，另外有非导通孔（nPTH）通常用来作为表面贴装定位，组装时固定螺丝用。防焊油墨（Solder resistant /Solder Mask） ：并非全部的铜面都要吃锡上零件，因此非吃锡的区域，会印一层隔绝铜面吃锡的物质（通常为环氧树脂），避免非吃锡的线路间短路。根据不同的工艺，分为绿油、红油、蓝油。丝印（Legend /Marking/Silk screen）：此为非必要之构成，主要的功能是在电路板上标注各零件的名称、位置框，方便组装后维修及辨识用。表面处理（Surface Finish）：由于铜面在一般环境中，很容易氧化，导致无法上锡（焊锡性不良），因此会在要吃锡的铜面上进行保护。保护的方式有喷锡（HASL），化金（ENIG），化银（Immersion Silver），化锡（I

内容概要：本文围绕带隙基准电压源的电路设计与版图实现展开，详细介绍了工程文件构成（包括电路图、DRC/LVS/PEX验证及后仿真）、核心电路模块（如折叠运放钳位、启动电路、Power Down电路）的设计原理，并给出了在SM IC CMOS工艺下采用电压模式BG结构的具体参数：ppm为6.5（后仿真6.6），VDD为3.3V，PSRR达-45dB。配套提供Cadence 618支持的工程文件包及视频讲解，便于工程实践与学习。 适合人群：具备模拟集成电路基础，从事IC设计、版图实现或电路仿真的工程师，以及高校微电子相关专业研究生。 使用场景及目标：①掌握带隙基准电压源从电路设计到版图验证的全流程；②学习DRC/LVS/PEX一致性检查与后仿真方法；③在实际项目中复用工程文件结构，提升设计效率与可靠性。 阅读建议：建议结合提供的工程文件与视频讲解同步操作，重点理解启动电路与钳位结构的设计逻辑，并在Cadence环境中实践仿真流程以加深理解。

清华大学出版社-模拟集成电路设计精粹桑森版课件PPT

内容概要：本文由中国电子信息产业发展研究院集成电路研究所发布，详细探讨了人工智能背景下“存算感连”发展新态势。文章首先阐述了“存算感连”一体化作为推动人工智能产业发展的新动力，强调了其在打通机器人技术、视觉技术和云端等方面的技术壁垒，实现数据训练大模型及技术叠加的重要性。接着，文章深入分析了“存”、“算”、“感”、“连”四个关键领域的发展现状与未来趋势。“存”方面，HBM存储器因其高带宽和高容量特性成为推动AI芯片迭代的关键器件，预计未来将有更多新型存储器替代传统存储器，以解决“存储墙”问题。“算”方面，计算芯片提供的算力持续增长，成为驱动产业发展的核心动力，同时，软硬件结合和边缘计算的趋势愈发明显，使得AI应用更加多样化。“感”方面，传感器作为智能决策的基石，其精确度、灵敏度、成本、功耗和体积在过去五年内显著优化，未来将向低功耗、集成化、微型化和智能化方向发展。“连”方面，连接技术的优化和升级，尤其是光互联技术，大幅提升了数据传输速率和效率，降低了延迟和功耗，推动了感知实时化和推理智能化。 适合人群：对人工智能、集成电路及芯片技术感兴趣的科研人员、工程师及产业从业者。 使用场景及目标：①了解“存算感连”一体化如何推动人工智能产业发展的新动力；②掌握HBM存储器、计算芯片、传感器和连接技术的最新进展及其未来发展趋势；③探索这些技术在未来机器人、视觉技术、云端等领域的应用潜力。 其他说明：本文提供了详尽的技术背景和数据支持，有助于读者全面理解“存算感连”各领域的现状与前景，建议读者结合实际应用场景和技术需求进行深入研究。

《数字IC集成电路ASIC全流程设计》课程是针对ASIC（Application-Specific Integrated Circuit，专用集成电路）设计的一门深入且全面的学习资源。ASIC是根据特定应用需求定制的集成电路，它在电子设备中发挥着至关重要的作用，特别是在高性能计算、通信、消费电子等领域。本课程共48节，旨在帮助学习者掌握从概念设计到实际生产的全过程。 课程可能会涵盖ASIC设计的基础知识，包括数字电路的基本原理，如逻辑门、触发器、计数器等，以及数字信号处理的基础概念。这些基础知识是理解ASIC设计的关键，为后续深入学习打下坚实基础。 接着，课程将深入讲解VHDL或Verilog等硬件描述语言，这是进行ASIC逻辑设计的主要工具。学习者需要学会用这些语言来描述和仿真数字电路的行为，以便于在设计初期验证逻辑功能的正确性。 然后，课程会涉及ASIC设计流程的前端部分，包括逻辑综合、时序分析、功耗估算等。逻辑综合是将行为描述转换为门级网表的过程，而时序分析则关注电路的运行速度和延迟问题。功耗估算对于现代低功耗设计尤为重要。 接下来，物理设计阶段会涵盖布局与布线（Place and Route，P&R）、版图设计、时序优化等。在这一阶段，电路的物理布局和互连线路将被确定，同时确保满足性能和功耗目标。 课程还会讨论到验证技术，如模型检查、仿真和形式验证，这些都是确保ASIC设计正确无误的重要步骤。此外，可能还会涉及一些高级话题，如系统级设计、IP复用、软核与硬核的集成等。 在设计完成后，课程将介绍ASIC的制造流程，包括光罩制作、晶圆加工、封装测试等，使学习者了解从设计到成品的整个生产链。 课程可能会包含一些实战项目或案例研究，让学习者有机会实际操作，将理论知识应用到实践中，提升解决实际问题的能力。 通过这48节课的学习，学员不仅能够理解ASIC设计的基本概念和技术，还能掌握完整的ASIC设计流程，具备独立完成ASIC设计项目的能力。对于有意从事IC设计或者希望提升现有技能的专业人士来说，这是一份非常有价值的学习资料。

Hspice软件是集成电路设计领域中常用的仿真工具，尤其在电子工程领域占有重要地位。它主要用于对集成电路和电路板进行温度、噪声、信号完整性等多方面的分析。由于Hspice软件的复杂性，对于许多新手用户而言，安装过程可能会遇到各种问题，导致在实际使用之前就感到困惑和挫败。 为了帮助新手用户顺利安装Hspice软件，本手册提供了一个详细的安装流程。新手用户需要了解的是，Hspice并不是一个独立的软件，它是Synopsys公司出品的VCS（Verilog Compiled Simulator）仿真器的附加产品，因此安装Hspice之前，需要确保用户的计算机系统中已经安装了VCS。如果尚未安装，用户需要先下载并安装VCS。 安装教程开始之前，用户应当准备充足的系统资源，因为Hspice的安装和运行需要较高的计算能力。此外，由于Hspice是一个专业的电子设计软件，用户可能需要一定的权限才能顺利安装，因此，建议以管理员权限运行安装程序。 在本手册中，包含了作者多次尝试安装Hspice后总结出的有效方法和技巧。作者还贴心地提供了Hspice的官方安装包链接，确保用户可以下载到正确版本的软件，避免了因版本错误或文件损坏导致的安装失败问题。此外，作者还亲自测试了这些安装包，验证了它们的可用性，以保证用户能够顺畅地完成安装。 安装流程首先需要用户执行安装包中的安装程序，通常这会是一个setup.exe文件。启动安装程序后，用户需要按照提示一步步操作。在安装过程中，用户将会被要求选择安装路径、确认软件许可协议、选择安装组件等。这个过程中，用户需要特别注意不要随意修改默认设置，以免影响软件功能或导致安装失败。 安装完成后，用户还需要进行一些基本的配置。这些配置通常涉及到环境变量的设置，确保系统能够识别Hspice的执行文件和库文件。在Windows操作系统中，这可能需要编辑系统的PATH环境变量，而在UNIX或Linux系统中，则需要在用户的shell配置文件中添加相应的路径设置。 本手册除了提供安装步骤和技巧外，还简要介绍了如何使用Hspice进行基本的仿真测试。通过一些简单的例子，新手用户可以初步了解如何编写Hspice仿真的输入文件，以及如何运行仿真实验和分析结果。这样，用户在完成安装后，就可以迅速进入学习和应用阶段。 本安装手册是Hspice新手用户的福音，不仅详细解释了安装过程中的每一步骤，还包含了作者的亲测经验和提示，极大地降低了新手用户的学习成本，使得他们可以更加专注于集成电路设计的学习和实践。

在当今的电子工业领域，集成电路封装是一种至关重要的技术，它保护着集成电路内部敏感的电路不受外界环境的损害，并为芯片与外部电路的连接提供了物理接口。集成电路封装大全文档中提到了不同类型的封装，包括DIP（双列直插封装）、SIP（单列直插封装）、SOP（小外形封装）以及TO（晶体管外形封装）等。每一种封装类型都有其独特的尺寸规格和应用场合。 我们来看DIP封装，它的英文全称为Dual In-line Package。DIP封装是最早被广泛使用的封装形式之一，特别是对于早期的集成电路。DIP封装的IC芯片可以很容易地插入到PCB（印刷电路板）的通孔中，因此被称为“直插式”。从文档提供的信息来看，DIP封装按照引脚数量的不同，又细分为DIP-8、DIP-14、DIP-16、DIP-28以及DIP-12H等。每一种封装类型都有其特定的尺寸标准，文档中提到的“DIM-DIP8-0103-B”、“DIM-DIP14-0103-B”等编号，很可能指的是相应封装的尺寸图纸编号。DIP封装因为其便于手工焊接和测试，所以在许多老式电子设备和学习套件中依然可以看到它们的身影。然而，DIP封装因为其相对较大的体积，在现代电子设备中已逐渐被更小型的封装技术所取代。 接下来，文档中提到的SIP封装，即Single In-line Package，单列直插封装。SIP封装比DIP封装在体积上有所减少，且只需要单边插接。文中列出了SIP-8、SIP-14、SIP-16、SIP-20、SIP-24和SIP-28等规格，它们分别对应不同数量的引脚。SIP封装同样因为其尺寸较大、不利于自动化生产和高密度电路设计，在现代电子设计中也较少使用。 SOP封装，即Small Outline Package，小外形封装，是另一类常见的封装类型。文档中提到了SOP-8、SOP-14、SOP-16、SOP-20、SOP-24、SOP-28等不同尺寸规格。SOP封装相比于DIP和SIP来说，具有更小的体积和更大的引脚数量，提高了PCB板的集成度。同时，SOP封装也适用于自动化生产，便于表面贴装技术（SMT）的应用。SOP封装在消费电子、计算机和通信设备中应用非常广泛。 文档中还提到了TO封装，也就是晶体管外形封装，常见的有TO-92、TO-92L等形式。TO封装一般用于低电流功率晶体管。TO封装尺寸较大，但设计简单，便于散热，因此在功率晶体管领域有其独到之处。 集成电路封装技术的选择依赖于多种因素，包括封装的尺寸、引脚数量、电气特性、热特性、生产成本和自动化装配的适应性等。现代电子设计中倾向于采用小型化、自动化程度高的封装技术，因此SOP系列封装在当前市场上占有一席之地。在阅读了文档提供的封装尺寸和技术资料后，工程师们可以根据具体的应用需求选择最合适的集成电路封装类型，实现产品的最佳性能和成本控制。

集成电路的测试与封装

自己整理的《中国金融集成电路（IC）卡规范PBOC 2.0》，《中国金融集成电路（IC）卡规范PBOC 3.0》《中国金融集成电路（IC）卡规范PBOC 4.0》详见作者上传的其他文档

内容概要：本文详细介绍了基于TSMC 65nm RF工艺库的射频集成电路（RFIC）设计，涵盖低噪声放大器（LNA）、混频器（MIXER）和功率放大器（PA）。通过具体实例展示了如何利用工艺库进行电路设计、仿真和优化，强调了实际工程经验和工艺特性对设计的影响。文中提供了大量代码片段和仿真技巧，帮助读者更好地理解和应用这些复杂的设计方法。 适合人群：具有一定射频电路基础知识的研发人员和技术爱好者，尤其是希望深入了解RFIC设计细节的人群。 使用场景及目标：① 学习如何在实际工程中应用TSMC 65nm RF工艺库进行LNA、MIXER和PA设计；② 掌握射频电路设计中的关键技术和仿真技巧；③ 提升对工艺特性和非理想因素的理解，避免常见设计错误。 其他说明：本文不仅提供理论指导，还分享了许多实际操作中的宝贵经验，如噪声系数优化、本振泄露控制、阻抗匹配等，有助于提高设计成功率和性能。