FPGA的AM调制解调源码，其中FIR滤波器根据MATLAB设计。 【AM_jietiao】文件是基于zynq-7000系列，但没有涉及AD与DA，只是单纯的仿真。 【AM包络检调制解调_Vivado源码】文件基于Artix-7系列，从AD读入信号后，进行AM调制，并解调DA输出。

内容名称：AM 调制解调（VIVADO）工程代码 工程环境：Xilinx VIVADO 2018.3 内容概要：本工程以正弦波作为调制信号进行 AM 调制和解调，解调模式为包络检波。工程中的信号频率、幅度等都可根据用户需求进行调节。本工程使用 Verilog 编程，利用 Xilinx VIVADO 中的 DDS 和 FIR 等 IP 核辅助设计，借助 MATLAB 生成滤波器系数文件。上述 HDL 源码、IP 源码及.coe 系数文件全部打包。本工程已经过 Testbench 测试无误，读者下载后能直接进行仿真。本工程的建立、代码实现原理、仿真测试讲解等已在博客主页文章中进行展示，以便于读者理解。 适合人群：FPGA（VIVADO）使用者，掌握 Verilog。 阅读建议：结合主页博客讲解进行阅读。

FPGA产生AM信号，并通过正点原子的ATK_HS_AD_DA子卡输出。基于PYNQ-Z2平台完整的VIVADO 2017.4工程

采用DSPbuilder实现上述调制，涵盖详细设计图和参数。

AM调制解调，附带有仿真文件，可实现10m以内任意频率，步进10K，调制信号10K以内任意频率。可调ma

基于FPGA实现的AM信号调制， 使用vivado2014 Verilog编程语言实现AM信号调制

FPGA实现的AM数字调制，编程语言室VHDL，开发环境是QuartusII8.0 。它很容易就能更改成其他的频率。