只为小站
首页
域名查询
文件下载
登录
在FPGA上使用SystemVerilog实现
12小时制时钟
(可实现24小时制)
实现了一个时钟计数器。h、min、sec和pm的输出为12小时制,AM时,pm输出为0,PM时,pm输出为1。load和init_*等信号用于加载时钟状态。12小时制显式时,小时的范围为1~12。
2022-02-14 09:48:30
67KB
Clock
FPGA
SystemVerilog
12小时制
1
基于FPGA用VHDL语言设计的
12小时制时钟
基于FPGA用VHDL语言设计的
12小时制时钟
,具有清零暂停功能
2021-06-22 14:35:57
1.01MB
FPGA
VGDL
12小时制时钟
1
个人信息
点我去登录
购买积分
下载历史
恢复订单
热门下载
工程伦理_李正风,丛杭青,王前_北京:清华大学出版社 , 2016.08_P329.pdf
基于FPGA的DDS信号发生器设计(频率、幅度、波形可调)
QT自制精美Ui模板系列(一)桃子风格模板 - 二次开发专用
凯斯西储大学(CWRU)轴承数据集(含数据包+整理Python程序+使用说明)
Elsevier爱思唯尔的word模板.zip
matlab机器人工具箱实现机械臂直线轨迹&圆弧轨迹规划
拾荒者扫描器.zip
java-spring-web-外文文献翻译40篇.zip
scratch版 我的世界.sb2
ChinaMeteorologicalDataHandler.R
CUDA并行程序设计 GPU编程指南-中文扫描539页完整版pdf+高质量英文完整591页原版非扫描pdf
代码随想录知识星球精华-大厂面试八股文第二版v1.2.pdf
基于STM32的FFT频谱分析+波形识别
sqlite运行所需Vc++运行环境,纯净版System.Data.SQLite.dll及SQLite.Interop.dll
拾荒者扫描器.rar
最新下载
lxml-4.6.3-cp39-cp39-win_amd64.zip
EditPlus_2.31.524.exe
血氧仪典型应用设计方案-电路方案
bind-utils-9.8.2-0.10.rc1.el6.i686.rpm
金昌格式转换工具V2.8
Unity Variables Management.xlsm win10修复版
GX works2重装工具,三菱软件环境清除工具
仪表放大器电路设计
简记-基于HarmonyOS的收支记账APP
水土流失模型
其他资源
VS10-KB2251084-x86.exe
Kleinrock - Queueing Systems (1975).pdf
基于SSM的音乐播放器管理网站源代码+MySQL数据库文件
HFSS螺旋天线仿真
图片下载工具-八爪鱼采集器插件
STM32F103ZE编码器脉冲计数值读取
dcmtk3.6.4离线工具包
thinkphp5集成HUI后台管理系统
复旦大学中文文本分类数据集-训练+测试
模糊数学第四版matlab程序
大一c++课设.cpp
国土空间规划.zip
kubeflow Fairing.pdf
ACCESS考勤管理系统
pcm测试文件,用于音频测试,纯数据
DES加密解密实例网络安全传输系统
LR1分析法C语言子集编译器
驾校学员管理系统
vc6.0与sql server2008的连接
迷宫求解 C++ 完整。。。。。
ASP.NET MVC+EF框架+EasyUI实现权限管理系列(24)之前的代码
学生管理系统
exe4j-64位java-4.5.2.zip