### LEF文件提取流程详解——IC后端设计关键步骤 #### 概述 在集成电路（IC）设计领域，特别是后端设计过程中，LEF（Library Exchange Format）文件扮演着极其重要的角色。它不仅包含了器件的基本信息，还涉及到了布局布线的关键数据。本文将详细介绍通过Abstract Generator提取LEF文件的具体流程，包括Pin Step、Extract Step和Abstract Step三个核心步骤，旨在帮助读者深入理解LEF文件的提取机制及其在IC设计中的应用。 #### Pin Step：引脚信息的确定 Pin Step是提取过程的第一步，其主要任务是将标签映射到相应的引脚，并创建布局布线的边界。这一阶段需要关注四个主要的选项卡： 1. **The Map Tab**：负责将特定的标签映射到对应的引脚。 2. **The Text Tab**：虽然通常可以采用默认设置，但在某些情况下可能需要调整以满足特殊需求。 3. **The Boundary Tab**：此选项卡用于定义布局的边界。需要注意的是，版图每边的最外边界的图层都必须包含在Using geometry on Layers中定义。 4. **The Blocks Tab**：同样，这块也可以采用默认设置，除非有特殊需求。 **注意事项**：在设置The Boundary时，需要注意PR边界是一个较为抽象的矩形边界，仅基于最外围的图层定义，无法准确反映版图的真实形状。为了更好地模拟实际版图形状，可以在Abstract Step中的overlap选项中进行进一步的设置。 #### Extract Step：网络信息提取与数据建模 在Extract Step中，主要任务是提取与终端引脚相连的线网信息，并为后续的数据建模做好准备。这一阶段包括以下几个重要步骤： 1. **The Signal Tab**：主要用于控制需要提取的信号图层信息。需要注意的是，在Pin step中只能提取与特定标签相关的图层信息。若需提取更多相关信息，则需在此处选择Extract signals nets选项，并定义相关的图层。此外，还需注意Maximum depth、Maximum distance和Minimum width等参数的设定，这些参数会影响提取的范围和精度。 2. **The Power Tab**：用于定义提取的电源地网格图层信息。其参数设定与The Signal Tab相似。 3. **The Antenna Tab**：主要用于定义提取天线效应相关的信息。 4. **The General Tab**：用于定义不同图层之间的连接关系。例如，通过(METAL1 METAL2 V12)这样的语法定义图层间的垂直连接关系。根据bin的属性（Core或Block），The Signal Tab和The Power Tab中的选项可能会有所不同，默认开启或关闭的状态也会有所差异。 #### Abstract Step：高级配置与细节优化 最后一步是Abstract Step，主要涉及对LEF文件进行更高级别的配置和细节优化。这一阶段有两个关键选项卡： 1. **The Blockage Tab**：此选项卡允许用户控制如何处理布局中的障碍物。具体来说，Blockage选项有三种不同的设置： - **Cover**：在希望改善性能的同时避免使用版图中剩余的布线通道时，可以选择Cover。这会导致LEF视图不使用原有版图中的剩余布线资源，而倾向于使用更高层的布线层。对于属性为Block的情况，默认选择Cover。 - **Detailed**：此选项确保LEF视图能够完全反映版图中的所有细节信息。在Encounter中，这意味着能够利用剩余的布线通道。对于属性为Core的情况，默认选择Detailed。 - **Shrink**：在提取过程中自动填充较小的间隙，只保留较大的块信息。具体的控制方式由Shrink Dist和Shrink Tracks决定。 2. **The Overlap Tab**：用于定义LEF文件中的LAYER OVERLAP信息。如果定制部分的版图不规则，需要按照实际情况提取版图形状时，可以通过此选项卡定义需要按实际情况提取的图层名称，从而在后端布局时能够更准确地反映实际情况。 #### 结论 通过上述三个步骤的详细解析，我们可以看到，LEF文件的提取是一个既复杂又细致的过程，涉及到多个方面的考虑和调整。正确地执行这三个步骤，不仅可以提高IC设计的整体质量，还能显著提升布局布线的效率。对于从事IC设计的专业人员而言，掌握这些关键步骤是非常必要的。

高速数字设计，高级ASIC芯片综合技术，gate to GDSII，ASIC Design FlowTutorial，Physical Design Essential，static Timing Analysis for Nanometer Designs

ICC0906版本的user guide

台湾人将的后端全补流程，非常详细。

这个是 IC 设计的后端纳米工艺 VLSI 物理设计与实现流程，包括 Cadence Genus 综合技术，物理设计与实现流程，RTL-to-GDSII 流程，让你了解库文件（时序库、物理库）、RTL 文件、时序约束文件、综合、平面布局规划（芯片大小、IO、电源规划、宏单元、布线光晕、摆放块等等）、摆放、布线（实验布线、特殊布线、真实布线）、时钟树综合（预时钟树和后时钟树综合）、时序分析、时序修正、电源分析、信号完整性分析、金属填充、物理验证、代工厂 Tapeout 等等。

数字IC后端流程 数字IC后端流程--很经典 对于 CDN 的 Silicon Ensemble而言后端设计所需的数据

使用Verilog代码实现LCD1602液晶显示屏驱动模块，然后在Linux下，使用dc工具将设计文件生成门级网表，通过icc工具进行后端的布局布线、时钟树综合、修改时序违例，内容详实，对涉及的命令作用进行了详细描述。

ASIC Design Flow Tutorial.pdf

CMOS analog circuit design 3e

数字IC前端到数字IC后端的synopsysEDA自动化流程脚本，自动处理DC、FM、PT等等软件的自动处理脚本