搜索【VHDL/Verilog】的结果

Libero IDE 开发教程

内容概要：本文档《Libero IDE开发教程.pdf》详细介绍了Libero集成开发环境的使用方法，涵盖其内部多个工具的使用流程。具体包括SmartDesign、ViewDraw、Synplify、WaveFormer、ModelSim、Designer和FlashPro。这些工具主要用于FPGA和CPLD的开发，从创建工程、添加模块、进行逻辑综合、生成激励波形、仿真验证到最终的布局布线和编程下载。每个工具都具有独特的功能，例如SmartDesign用于图形化创建和管理基于模块的文件，Synplify专注于逻辑综合，WaveFormer提供波形激励生成，ModelSim支持功能仿真，Designer负责布局布线及时序分析，而FlashPro则用于编程下载。文档还特别指出Libero环境中使用的第三方软件为定制版本，存在一些功能限制。此外，各工具的操作指南部分提供了详细的步骤指导，从建立新工程到最终执行相关任务，确保用户能够顺利完成开发流程。

2025-10-14 10:00:53 11.96MB FPGA开发 Libero 嵌入式系统 VHDL/Verilog

1

基于FPGA的信号发生器：VHDL与Verilog开发及仿真设计

内容概要：本文详细介绍了基于FPGA的信号发生器的设计与实现，重点讲解了使用VHDL和Verilog两种硬件描述语言开发信号发生器的方法。文中不仅提供了具体的代码示例，如方波信号发生器和DDS（直接数字频率合成）方案，还深入解析了各个部分的功能，包括相位累加器、波形查找表、CORDIC算法的应用等。此外，文章强调了仿真的重要性，并给出了测试平台的构建方法，确保设计的正确性和可靠性。适合人群：对FPGA开发感兴趣的电子工程学生、硬件开发者及研究人员。使用场景及目标：适用于希望深入了解FPGA开发流程、掌握VHDL和Verilog编程技能的人群。目标是能够独立完成从需求分析到代码实现再到仿真的全过程，最终实现高效的信号发生器。其他说明：文章提供了丰富的代码片段和实用技巧，帮助读者快速上手并解决实际开发中遇到的问题。同时，鼓励读者尝试不同的设计方案，探索更多的可能性。

2025-05-20 18:32:21 472KB FPGA VHDL Verilog DDS

1

UART控制器的vhdl和verilog源码

2022-11-07 20:17:59 145KB UART vhdl verilog

1

ipxact2systemverilog：将IPXACT XML转换为可综合的VHDL或SystemVerilog

xact2systemverilog ipxact2rst ipxact2md ipxact2vhdl 该软件采用寄存器组的IP-XACT描述，并生成可综合的VHDL和SystemVerilog软件包以及ReStructuredText文档。它仅考虑注册银行说明。该软件不会生成OVM或UVM测试平台软件包。在example / tb目录中，有一个有关如何使用生成的包的示例。用法 pip install ipxact2systemverilog ipxact2systemverilog --srcFile FILE --destDir DIR ipxact2rst --srcFile FILE --destDir DIR ipxact2md --srcFile FILE --destDir DIR ipxact2vhdl --srcFile FILE --destDir DIR

2022-09-09 08:42:13 3.71MB vhdl verilog systemverilog Python

1

vhdl 和 verilog 的小波实现

这是vhdl 和 verilog 的小波实现经过了验证了的代码

2022-07-06 16:30:35 342KB vhdl verilog 小波 fpga

1

MC8051单片机 VHDL实现源代码

用VHDL实现8051单片机，源代码和仿真代码，层次清晰，功能完整。如果能把这个啃下来，基本上是一个中级的逻辑工程师。

2022-04-28 02:51:38 384KB 8051 VHDL Verilog 逻辑

1

LDPC的FPGA程序

LDPC的VHDL和verilog代码，大家相互学习下！

2022-04-14 16:44:56 15KB LDPC FPGA VHDL Verilog

1

VHDL转Verilog工具.rar

硬件描述语言是硬件设计人员和电子设计自动化工具之间的界面其主要目的是用来设计文件建立电子系统行为级的仿真模型即利用计算机的巨大能力对用或建模的复杂数字逻辑进行仿真然后再自动综合以生成符合要求且在电路结构上可以实现的数字逻辑网表 ??????? 根据网表和某种工艺的器件自动生成具体电路然后生成该工艺条件下这种具体电路的延时模

2022-04-12 22:34:19 19.93MB FPGA VHDL Verilog HDL

1

VHDL转Verilog软件

2022-04-09 19:04:56 12.67MB fpga开发 VHDL verilog

<>原书配套源码包含i2c,uart,usb,vga等等模块

2022-03-25 20:08:52 1.48MB FPGA VHDL Verilog i2c

1

个人信息

热门下载

最新下载

其他资源