官方提供的技术资料，里面有一副图“Bus Master Validation Design Architecture Targer Logic”找了很久所以放在这里，如果对你有需要免费下载。
2022-04-05 16:40:02
2.16MB
1
压缩包里面包含两个文件，一个是Xilinx官方提供的xapp1052在7系列FPGA上运行的源代码和一个Vivado工程；另外一个是官方的说明文档，建议一边看文档一遍学习DMA
2021-10-16 15:22:44
11.81MB
1
一个xilinx官方出品的demo：xapp1052。全称是Bus Master DMA Performance Demonstration Reference Design for the Xilinx Endpoint PCI Express® Solutions。
2020-02-13 03:01:45
2.16MB
1
根据xilinx官方demo生成的ISE工程文件，包含最终生成bit文件。并插入ila核使用chipscope抓包。详细的说明文档详见我的博客：http://www.cnblogs.com/yuzeren48/
2019-12-21 22:15:13
8.94MB
1
DMA读的操作相对复杂，需要FPGA向主机发出读请求，主机再返回数据。FPGA控制逻辑必须计算发起了多少个读TLP请求，再计算收到的数据是否足够。
一般来说FPGA可以一次发送所有的读请求，然后按照顺序接收数据即可。但是某些主板并不一定是按照请求的顺序返回数据的情况，可能后发出的请求先返回数据，属于主机乱序执行的现象。要么FPGA一次只发一个读请求，等数据收到了再发现一个读请求—但是效率就对不起了；要么对乱序情况进行特殊处理，XAPP1052还没有解决该问题。
2019-12-21 22:07:31
14KB
1
这是xilinx给出来的基于pcie总线的DMA参考设计，有涉及到pcie或者DMA项目的朋友可以参考一下
2019-12-21 20:29:44
2.6MB
1