1.可容纳四组参赛者进行抢答,每组设置一个抢答按钮供抢答者使用。 2.电路具有第一抢答信号的鉴别和锁存功能。在主持人交系统复位并发出抢答指令后,若有一组先按下抢答开关,则该组指示灯亮并用组别显示电路显示抢答者的组别,同时扬声器发出“嘀嘟”的双音音响,且持续2~3秒。此时,电路具备自锁功能,使他组的抢答开关不起作用。 3.具有计分功能,使每组在开始时的分数预置成100分,抢答后由主持人计分,答对一次加10分。
2021-04-19 16:13:55 1.01MB EDA 抢答器 竞赛
1
周立功 出的Smart SOPC FPGA平台实验手册。从点亮LED开始教学。非常细致。
2021-04-18 14:13:10 103.75MB EDA FPGA QUARTUS
1
基于EDA的汽车尾灯控制系统,采用verilog语言以及QuartusII开发环境
2021-04-18 14:06:11 334KB EDA,汽车尾灯控制系统
1
本文采用EDA设计方法,把数字频率计系统组建分解成若干个功能模块进行设计描述,选用Altera公司生产的FPGA产品FLEX10K系列的 EPF10K10LC84-4芯片,下载适配后,便可以在数码管上显示出待测频率的数值。实验证明,其软件设计思想清晰,硬件电路简单,具有一定的实用性。
2021-04-17 16:34:15 64KB EDA技术 数字频率计 课程设计 文章
1
Mentor HLS Bluebook Software Version v10.4a September 2019
2021-04-16 19:24:11 14.03MB EDA
1
非常经典的一款分频程序,绝对实用 功能:对输入时钟clock进行F_DIV倍分频后输出clk_out。 其中F_DIV为分频系数,分频系数范围为1~2^n (n=F_DIV_WIDTH) 若要改变分频系数,改变参数F_DIV或F_DIV_WIDTH到相应范围即可。 若分频系数为偶数,则输出时钟占空比为50%; 若分频系数为奇数,则输出时钟占空比取决于输入时钟占空比和分 频系数(当输入为50%时,输出也是50%)。
2021-04-16 15:29:42 2KB EDA 任意整数 分频器
1
利用注册机生成license.dat文件导入 实现EDA 工具软件Altera Quartus II 9.1的完全破解 包含最新的CPLD、FPGA、DSP芯片
2021-04-16 15:13:18 1.56MB EDA Altera QuartusII9.1 Crack
1
蓝桥杯 个人赛 EDA 设计与开发 模拟题 全过程 本资源是根据官方提供的模拟题PDF文件,参考过去其他蓝桥杯题目,自行设计生成的资源包,用于学生备赛练习使用 EDA设计与开发 模拟题 全过程资源包
2021-04-15 09:05:26 3.17MB 蓝桥杯 EDA EDA设计与开发 竞赛
1
EDA课程设计-蓝牙耳机电路
2021-04-14 09:35:36 2.33MB EDA课程设计 蓝牙耳机电路
1
设计一个正负脉宽数控调制信发生器。要求能够输出正负脉宽数控的脉冲波、正脉冲调制的脉冲波和负脉冲调制的脉冲波形。实验中的时钟信号选择时钟模块的1MHz 信号,用拨挡开关模块的K1~K4 作为正脉冲脉宽的输入,用K5~K8 作为负脉冲脉宽的输入,用按键开关模块中的S1 所谓模式选择键,每按下一次,输出的脉冲波形改变一次,依次为原始脉冲波、正脉冲调制波和负脉冲调制波形。波形输出至实验箱观测模块的探针,以便示波器观察。
2021-04-13 20:06:38 345KB fpga 正负脉宽调制
1