FPGA控制W5500进行UDP数据环回测试，FPGA使用的是cyclone4，ep4ce6f17c8，开发环境是quartus2 13.1 ，仿真软件是modelsim10.c，整个软件工程重新分配引脚和例化ram后可移植到任一FPGA平台。软件将SPI底层和上层应用分开，因此也可以用于Ｗiznet其它以太网芯片。
2022-12-29 16:48:01
44.95MB
1
辉芒微(FMD)单片机开发编程IDE，版本v3.0.8，亲测可用，详细信息可以查看我发布的博客“辉芒微(FMD)单片机开发环境搭建”
2022-12-29 15:34:30
48.98MB
1
中科大FPGAOL平台测试文件，包括bit文件、源代码、约束文件、ISE工程文件
2022-12-28 21:02:57
8KB
1
详细论述了4位RISC MCU中断系统的Verilog设计实现过程。该MCU采用PIC两级流水线结构，含4个中断源，2级优先级。最后通过整体的RISC MCU IP核对其中断系统进行完整的程序测试，完成功能与时序的仿真与验证。
2022-12-28 19:13:58
239KB
1
本设计是一个基于Altera Cycone Ⅳ系列的FPGA芯片实现一个37阶FIR数字滤波器，其中采样频率为13.5MHz，截止频率0.23MHz，窗口函数采用海明窗，算法为分布式算法。包含源程序及仿真文件，程序可直接用于板间调试
2022-12-28 13:19:59
15.79MB
1