使用 Grunt 和 Sass 自动支持 RTL 和 LTR 语言方向。 用法 确保已安装 node.js 和 npm。 在那之后运行 $ npm install 从 package.json 文件安装依赖项 然后运行 $ grunt build 构建 CSS 文件。 如果你想开始开发运行 $ grunt watch 这将监视编辑 Sass 文件并在任何更改后构建 CSS 文件。
2021-07-05 13:06:04 4KB CSS
1
VMware_bootbank_net-r8168_8.013.00-3vmw.510.0.0.799733.vib
2021-07-05 01:55:55 39KB rtl 8168
1
从RTL到GDSII_基于CPF的完整低功耗设计流程
2021-06-29 16:39:34 2.36MB GDSII GDS RTL
1
必联 8189FS 规格书 RTL 瑞昱 WIFI
2021-06-25 14:02:20 833KB 8189FS RTL 瑞昱 必联
1
Software_Defined_Radio_using_MATLAB_Simulink_and_the_RTL-SDR配套工程文件(1.5GB)
2021-06-14 23:56:14 67B SDR Matlab Simulink RTL-SDR
1
此为spi的verilog代码,学数字的可以看看
2021-06-14 16:51:05 2.5MB spi,verilog
1
RTL8367S-CG_Datasheet.pdf
2021-06-13 22:04:22 996KB RTL RTL8367S datasheet
1
开放道路 OpenROAD是一种集成的芯片物理设计工具,可将设计从合成的Verilog扩展到布线布局。 下面显示了使用OpenROAD构建芯片的步骤概述。 初始化平面图-定义芯片尺寸和单元行 放置销(用于不带焊盘的设计) 放置宏单元(RAM,嵌入式宏) 插入底物龙头细胞 插入配电网 宏单元的宏定位 标准单元的全局放置 修复最大摆率,最大电容,最大扇出违规和长电线 时钟树综合 优化设置/保持时间 插入填充单元 全局路由(详细路由的路由指南) 详细的路由 OpenROAD使用OpenDB数据库和OpenSTA进行静态时序分析。 建造 OpenROAD构建需要以下软件包: 工具 cmake 3.14 gcc 8.3.0或clang7 野牛3.0.5 弹性2.6.4 痛饮4.0 图书馆 提升1.68 tcl 8.6 zlib 本征 柠檬 qt5 CImg(可选更换)
2021-05-30 02:47:47 168.42MB eda rtl verilog def
1
AryaBootstrap AryaBootstrap 是一个支持双布局对齐的引导程序,用于 LTR 和 RTL 网页设计。 (引导程序 rtl 4.5.3) 基于 Bootstrap Ver 4.5.3 - 阅读英文版 咏叹调引导 Aria Bootstrap 是一个左右双中国 Bootstrap 库 此版本的 Aria Bootstrap 基于 Bootstrap 版本 4.5.3。 使用 Aria Bootstrap 库设计移动响应式 Web 项目。 Aria Bootstrap 是一个免费的网站开发工具,由 HTML、Style 和 JavaScript 组成。 您可以使用设计的模板和示例快速开发原型或应用程序。 此版本的 Aria Bootstrap 基于 Bootstrap 版本 4.5.3。 因此,此库中提供了所有 Bootstrap 功能。 配置 网站上提供了完整的描述
2021-05-29 12:02:56 693KB JavaScript
1
tdoa-evaluation-rtlsdr:用于评估基于RTL-SDR的TDOA系统的Matlab脚本
2021-05-25 16:10:42 16.45MB radio localization correlation receiver
1