1、根据给定的数据格式和指令系统，设计一台微程序控制的模型计算机。
2、根据设计图，在QUARTUS II环境下仿真调试成功。
3、在调试成功的基础上，整理出设计图纸和相关文件，包括：
A、总框图（数据通路图）；B、微程序控制器逻辑图；C、微程序流程图；
D、微程序代码表； E、设计说明书； F、工作小结。
2021-08-30 08:58:47
999KB
1
本次报告基于2018年的计算机组成原理课程设计，实现了基于电原理图的8位计算机功能，基本上完成了在硬件仿真平台Proteus上实现TEC-5模型机的功能。在本次课设上最终完成的系统由运算器、微程序控制器、时钟脉冲信号发生器、双端口通用寄存器堆和指令数据存储器等组成，能够在手动模式下仿真TEC-5，手动输入数据之后可切换到自动模式执行指令，在自动模式下能自动执行ADD，SUB等全部8条指令。
2021-08-14 14:06:50
3.3MB
1
学习Verilog HDL模块设计入门，研究全加器、无符号二进制数加法器、减法器、定点二进制数的补码加减法运算器的结构与功能，并配以Verilog HDL语法笔记
2021-08-12 20:59:17
1.05MB
1
合肥工业大学系统硬件综合设计-单周期cpu的设计与烧录。用verilog实现，有仿真文件，以及详细的报告说明。其中有写到怎么实现FPGA开发板烧录。课设最终得分优
2021-08-05 20:00:53
19.41MB
阵列除法器是一种并行运算部件，采用大规模集成电路制造，与早期的串行除法器相比，阵列除法器不仅所需的控制线路少，而且能提供令人满意的高速运算速度。阵列除法器有多种形式，如不恢复余数阵列除法器、补码阵列除法器等等本实验设计的是加减交替阵列除法器
2021-07-27 21:10:11
559KB
1
哈尔滨工业大学计算机科学与技术学院组成原理课程设计： 从IN单元输入一个数，根据该数的低4位值X，计算1+2+…+X，并通过OUT单元输出。
2021-07-13 09:44:36
530KB
1