一种基于几何复杂度的高精度去噪算法,刘静静,许宏丽,为了去除点云复杂结构中的噪声,同时保留点云的细节及边缘特征,提出了一种基于点云分布几何复杂度的高精度去噪算法。首先,构造
2022-08-26 17:59:19 619KB 图像处理
1
在干涉检测中,常用各种调制手段将被测信息加载到干涉图中,通过对检测得到的条纹图样进行分析,便可以得到被测信息。如果实验条件不允许施加任何调制手段,探测器检测得到的将很有可能是具有闭合条纹的单幅干涉图。正则化相位跟随(RPT)技术可以对单幅闭合干涉图进行相位重构,但其最主要的问题是精度过低。从最小二乘法角度出发,在经典RPT技术基础上,利用黄金分割(GS)算法对干涉图相位进行二次逼近,实现了对单幅闭合干涉图的高精度相位重构。计算机仿真结果表明该算法在保持了经典RPT算法各项优点的同时能够有效提高相位重构精度。对实际干涉图进行处理的结果与ZYGO GPI干涉仪进行了对比,结果较吻合,平均峰-谷(PV)值精度优于λ/20。
2022-08-25 14:34:10 3.42MB 测量 干涉图 闭合条纹 相位重构
1
利用电压输出DAC实现真正的16位性能不仅要求选择适当的DAC,而且要求选择适当的配套支持器件。针对精密16数模转换应用,本电路使用AD5542A/AD5541A电压输出DAC、ADR421基准电压源以及用作基准电压缓冲的AD8675 超低失调运算放大器,提供了一款低风险解决方案。
2022-08-21 19:46:29 195KB 数据转换
1
以待标定鱼眼相机近似垂直棋盘格获取的单张影像为对象, 综合利用多种几何约束分阶段求解鱼眼相机参数初值并进行全局优化:利用鱼眼图像轮廓对称性计算得到准确的相机主点位置(u0,v0), 并通过轮廓外接矩形扫描搜索巧妙回避了黑色背景下的轮廓点检测困难; 精确拟合棋盘格两组互相垂直平行直线在鱼眼图像上投影椭圆, 计算椭圆交点并将其反投影到单位球面获得平行直线灭点, 根据灭点方向正交约束得到相机等效焦距初值(fx,fy)及旋转矩阵角度初值; 利用径向对准约束及棋盘格角点信息先线性求解平移矢量(tx,ty)初值, 进而建立一元二次方程求解平移矢量tz初值, 最后通过最小化棋盘格角点重投影误差对除主点外的全部相机参数进行全局优化, 并利用优化参数对鱼眼图像实施立方盒展开纠正。对海康威视两种型号(视野范围不同)定焦鱼眼相机的标定及其影像纠正试验结果表明, 本文方法重投影均方根误差(RMSE)小于1/3 pixel, 标定参数对鱼眼图像不同区域的平面透视纠正效果总体上较稳健, 中心区域纠正效果略优于边缘处, 纠正影像上棋盘格角点直线拟合RMSE均小于0.7 pixel, 效果明显优于网上标定工具箱结果,
2022-08-21 09:57:45 12.87MB 机器视觉 鱼眼相机 鱼眼图像 灭点
1
方便设计AD637的电路,有详细说明,对比以前的电路,此电路精确度较高
2022-08-19 15:48:54 1.17MB AD637
1
宇电 AI-5600型手持式高精度测温仪使用说明书rar,宇电 AI-5600型手持式高精度测温仪使用说明书
2022-08-10 09:07:54 742KB 说明书
1
摘|要⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.I第1章绪论⋯ ⋯ ⋯ ⋯ ⋯ ⋯ ⋯ ⋯ ⋯ ⋯ ⋯ ⋯ ⋯ ⋯ ⋯
2022-08-04 09:00:51 9.26MB 算法
1
AD9833是可编程波形发生器,能够产生正弦波、三角波、方波输出。波形发生器广泛应用于各种测量、激励和时域响应领域,AD9833无需外接元件,输出频率和相位都可通过软件编程,易于调节,频率寄存器是28位的,主频时钟为25MHz时,精度为0.1Hz,主频时钟为1MHz时,精度可以达到0.004Hz。   可以通过3个串行接口将数据写入AD9833,这3个串口的最高工作频率可以达到40MHz,易于与DSP和各种主流微控制器兼容。AD9833的工作电压范围为2.3V-5.5V。   AD9833还具有休眠功能,可使没被使用的部分休眠,减少该部分的电流损耗,例如,若利用AD9833输出作为时钟源,
1
利用计算机进行数值计算,有时会遇到这样的问题:有些计算要求精度高,希望计算的数的位数可达几十位甚至几百位,虽然计算机的计算精度也算较高了,但因受到硬件的限制,往往达不到实际问题所要求的精度。我们可以利用程序设计的方法去实现这样的高精度计算。介绍常用的几种高精度计算的方法。 适合人群:acm、蓝桥杯、信息学奥赛等算法竞赛 能学到:基本的高精度计算的方法 阅读建议:理解代码并进行实践
2022-07-23 09:03:56 16KB 算法 c++ c
1
绍了精密时钟同步协议(PTP)的原理。本文精简了该协议,设计并实现了一种低成本、高精度的时钟同步系统方案。该方案中,本地时钟单元、时钟协议模块、发送缓冲、接收缓冲以及系统打时标等功能都在FPGA中实现。经过测试,该方案能够实现ns级同步精度。该方案成本低,并且易于扩展,非常适合局域网络时钟同步的应用领域。
2022-07-19 11:14:31 90KB FPGA IEEE1588 PTP VHDL
1