搜索【复位】的结果

2-FPGA复位设计(源代码).7z

FPGA复位设计、Vivado仿真工程，可直接应用于实际开发中。

2021-03-03 09:03:01 3.02MB FPGA复位设计

4-Verilog HDL复位激励设计.7z

利用Verilog HDL编写复位激励，Vivado仿真工程，可直接应用于实际开发中。

2021-03-03 09:02:59 87KB FPGA时钟激励设计 Vivado仿真工程 VerilogHDL

C最小系统C，包括时钟、电源、SCI、spi 并行数据和地址pwm复位等外围电路

2021-02-21 19:09:29 322KB TMS32F2812最小系统 ALTIUM设计原理图 原理图+PCB TMS32F2812封装库

上海BELL-MSA2K-3513NA-OK-复位有线无线正常

AR9344+AR9382+AR8035-lede

2019-12-21 21:43:55 7.19MB AR8035

1

（1．开始时，显示“00”，第1次按下SP1后就开始计时。（2．第2次按SP1后，计时停止。（3．第3次按SP1后，计时归零

2019-12-21 21:14:28 29KB 单片机 汇编秒表 99秒马表

1

VHDL 带有异步置位复位端的上升沿触发的JK触发器

带有异步置位复位端的上升沿触发的JK触发器

2019-12-21 21:11:36 17KB VHDL 异步置位

1

2019-12-21 20:43:13 582KB DSP2812

1

3D 模型OpenGL显示，旋转、缩放，平移及复位

该资源用于显示3D模型（网格数据）可用于旋转，缩放，平移及复位。

2019-12-21 20:21:58 504KB 3Dmodel OpenGL

1

同步复位十位计数器verilog HDL语言程序以及仿真文件下载

2019-12-21 20:15:31 167KB 10位计数器 verilog HDL 同步复位

1

10位计数器（异步复位）的verilog HDL程序

采用异步复位的十进制计数器，捕捉到reset的低电平时清零而不用等待时钟的上升沿到来.

2019-12-21 20:15:30 409B 计数器 verilog HDL 10位计数器

1