AXI_AD9361 的 verilog 驱动工程，包含数据接收，数据发送 AXI总线 ，全部是verliog实现
2022-11-05 21:24:29
40KB
1
ad9361_get_en_state_machine_mode(ad9361_phy, &ensm_mode);
ad9361_get_en_state_machine_mode(ad9361_phy, &ensm_mode);
ad9361_get_en_state_machine_mode(ad9361_phy, &ensm_mode);
2022-10-16 09:05:08
131KB
1
ad9361的驱动源码，基于c语言。
ad9361_synth_lut.h
ad9361_gain_tables.h
ad9361_filter_taps.h
ad9361_device.h
ad9361_client.h
ad9361_device.cpp
2022-08-27 00:08:32
30KB
1