内容概要：本文详细介绍了基于Vivado平台搭建的AD9680 FPGA工程项目，涵盖JESD204B接口、SPI配置、时钟树配置以及跨时钟域处理等多个方面。项目采用Verilog语言编写，包含详细的注释和调试经验分享。文中重点讨论了SPI配置引擎、JESD204B链路对齐、时钟管理模块（如MMCM）配置、跨时钟域处理等问题，并提供了多个实用技巧和注意事项。此外，还涉及了温度监控模块的实现，确保系统的稳定性和可靠性。 适合人群：具备一定FPGA开发经验和Verilog编程基础的研发人员，尤其是从事高速数据采集和通信领域的工程师。 使用场景及目标：适用于需要理解和实现AD9680高速数据采集系统的开发者。主要目标是帮助读者掌握JESD204B接口配置、SPI寄存器配置、时钟树设计等关键技术，从而能够成功构建并调试类似的FPGA工程。 其他说明：文中不仅提供了完整的代码片段，还包括了许多宝贵的调试经验和实战心得，对于提高实际开发效率非常有帮助。建议读者结合具体应用场景深入研究相关代码和技术细节。

JESD204B应用指南 ADI官方文档《JESD204B-Survival-Guide》中文版 JSED204B详细使用说明，用于指导JESD204B使用、调试和问题排查。

最近学习总结，近两个月的文献阅读以及理解，现将其总结如下：本文将阐述JESD204B协议、Xilinx 7系GT口底层结构及实现，挂于此一为电子网盘，二为分享交流。

JESD204串行接口，JESD 204B Ti 陪训资料，介绍JESD204B的特点等。

官方技术手册及教程整理，包含an710，an871，an803，xcvr-user-guide，ug-arria10-xcvr-phy（中英各一份），cv53001第二卷收发器（中文版），svgx-jesd204b-ad9680-ed-14.1例程及视频教程。

指导如何使用intel的FPGA自带的IP软核进行jesd204B高速接口开发，内容完整详实，值得参考阅读

Analog Devices, Inc. （NASDAQ:  ADI）近日宣布推出AD9528 JESD204B时钟和SYSREF发生器，以满足长期演进（LTE）和多载波GSM基站设计、防务电子系统、RF试验仪器和其他新兴宽带RF GSPS数据采集信号链的时钟要求。随着数据速率进入数千兆级，多通道同步和数据延迟管理成为系统必不可少的一部分，将JESD204B标准运用在高速转换器-数字处理器接口的做法在诸多应用中日益盛行。JESD204B接口专门针对高数据速率系统设计需求而开发，AD9528时钟器件内置可以支持和增强该接口标准特性的独特功能。 　　AD9528提供低功耗、多路输出时钟分配功能，

JESD204B Survival Guide-JESD204B应用指南英文版,详细介绍了有关于jesd204b的相关内容，以及配置等问题。有需要的，可以选择下载。

该压缩包内为博主总结的xilinx FPGA JESD204B开发所需的所有文档汇总

Vivado JESD204B license 许可，有效期到2019年9月。理论上之前的版本都可以使用，如果有需要请调整系统时间。