指导如何使用intel的FPGA自带的IP软核进行jesd204B高速接口开发，内容完整详实，值得参考阅读

Analog Devices, Inc. （NASDAQ:  ADI）近日宣布推出AD9528 JESD204B时钟和SYSREF发生器，以满足长期演进（LTE）和多载波GSM基站设计、防务电子系统、RF试验仪器和其他新兴宽带RF GSPS数据采集信号链的时钟要求。随着数据速率进入数千兆级，多通道同步和数据延迟管理成为系统必不可少的一部分，将JESD204B标准运用在高速转换器-数字处理器接口的做法在诸多应用中日益盛行。JESD204B接口专门针对高数据速率系统设计需求而开发，AD9528时钟器件内置可以支持和增强该接口标准特性的独特功能。 　　AD9528提供低功耗、多路输出时钟分配功能，

JESD204B Survival Guide-JESD204B应用指南英文版,详细介绍了有关于jesd204b的相关内容，以及配置等问题。有需要的，可以选择下载。

该压缩包内为博主总结的xilinx FPGA JESD204B开发所需的所有文档汇总

Vivado JESD204B license 许可，有效期到2019年9月。理论上之前的版本都可以使用，如果有需要请调整系统时间。

此license应用于标准的JESD204B规范的FPGA开发。

JESD204B 以及JESD204C协议规范 pdf

AD9625中文数据手册，全部中文，简介易懂，辅助英文数据手册更好的理解芯片应用

JESD204B协议是用于数据转换器与FPGA/ASIC之间数据传输的高速串行协议，Subclass1模式是该协议完成确定性延时功能的重要模式。对JESD204B协议Subclass1模式的工作原理和时钟设计要求进行分析，并总结出Subclass1模式时钟调试方法。利用Xilinx Virtex-7系列FPGA搭建JESD204B自收发链路对该方法进行验证。结果表明，该时钟调试方法能够满足Subclass1模式的时钟设计要求，保证数据的稳定收发。

在xilinx上快速实现jesd204b.....