内容概要：代码功能为动态调节SRIO的IP核线速率，SRIO的IP核的默认选项可以设置1.25G、2.5G、3.125G、5G、6.25G，但是这个只能在IP核设置界面修改。此代码可以实现传输数据过程中修改传输速率，例如：系统启动后以2.5G速率传输一个数据包，然后以5G速率传输第二个数据包。正常情况下需要重新配置IP核才能实现，而此代码能够实现给系统一个速率切换信号然后自动匹配响应的速率传递数据 适合人群：有一定Verilog编程基础，工作中需要用到SRIO的开发人员或者学生。 阅读建议：了解SRIO工作原理、了解GTXE2_CHANEL和MMCM源语。 最后：此代码为本人原创，未经允许不可用于商业用途，仅用作学习和交流。如果阅读代码后有不懂或者发现有可以完善的地方，欢迎留言讨论。

详细介绍了RapidIO的原理及IP核使用方法，内容简单易懂，对需要了解的朋友应该有比较大的帮助。

亲测好使 ，适合xlinx各种版本 欢迎评论 在manage license中 点击copy license，就可以使用了。

RapidIO_Rev_2.2_Specification介绍RapidIo最新的技术协议

前一段时间找了好久才找到一个有用的SRIO LICENSE，积分都快用光了都没有下到一个可以用的。自己后来找到了一个，亲测可用于VIVADO2017.4，绝对真实有效，其它版本未做测试请谨慎使用。请注意如果原来有以前版本RAPIDIO的LICENSE的朋友，如果需要在2017.4上重新生成代码，需要安装上LICENSE后重新生成SRIO的核，否则编译不过。切不可以为是LICENSE的问题。请下载的朋友不要再重新上传用于商业用途。谢谢！同时也希望大家尽自己的一份力量上传一些真实有用的东西。而不是像大多数朋友一样下载下来一堆垃圾来骗取积分

针对一种基于PCI Express和Serial RapidIO混合式互连架构的硬件加速系统，介绍了其中基于FPGA实现的低延迟、多通道、跨平台的PCIe-SRIO桥接方法。介绍了该PCIe-SRIO桥的逻辑架构，详细叙述了数据调度方法，给出了系统实现成果以及性能测试结果。该成果解决了标准计算机与硬件加速部件的高速接口问题，比同功能的专用ASIC器件具有更好的适应性以及扩展性。

SRIO Xilinx RapidIO核、Serial RapidIO Gen2 Endpoint的LogiCORE IP Product Guide

Serial RapidIO™ for AdvancedTCA™ Systems PICMG® 3.5 R1.0 September 21, 2005

rapidio协议分析，很好的一本书，中文版

RapidIO是一种开放的互连标准，可被广泛应用、灵活的、可扩展的系统交换结构，主要应用于嵌入式基础设施类设备，如网络设备、存储系统和通信系统。RapidIO是基于存储器地址的低迟延包交换协议，具有高度的可扩展性、可靠性、不依赖于操作系统，它支持多重处理并对应用软件透明。 RapidIO主要用于短距离的系统内部互连，支持芯片到芯片和板到板通信，可以实现1Gbps到60Gbps的全双工通信速率。 RapidIO定义了并行与串行两种接口。这两种接口在物理层的定义以及外部引脚方面均有不同。总体来说，并行接口可提供比串行接口更低的事务延迟，更适合于作为高性能微处理器的直接系统接口；串行接口需要的外部引脚比并行接口要少很多，更适合用于通过背板的通信、DSP以及相关串行控制平面应用等。无论是串行或并行接口，均具有相同的编程模型、事务处理与寻址机制。 RapidIO被定义为三层结构：逻辑层、传输层与物理层。