基于野火F429挑战者的LVGL 8.2移植，利用了DMA2D加速，同时缓冲区在外部SDRAM，开启Layer1和Layer2，可在一个图层用于LVGL，另外一个图层做点其他东西，比如在图层2加入摄像头功能或者是jpeg图片二维码什么的，图层2绘图需要自己实现，该程序仅完成到可用
2023-12-12 21:02:01
11.41MB
1
DDR SDRAM控制器的设计与实现，王治法，张刚，目前，DDR SDRAM凭着其较低的成本和双倍的数据速率，已经成为存储设备的首选。本文用Xilinx 公司的Virtex 2 FPGA 芯片设计实现了一个DDR 控
2023-07-03 23:43:12
312KB
1
JEDEC DDR3 standard for your reference
2023-06-28 11:15:25
4.92MB
1
DDR2 SDRAM 操作时序规范，总共47页，主要讲了如何上电初始化，模式寄存器的设置，以及怎样读写操作。
2023-06-26 09:53:52
2.08MB
1
JEDEC 正式版 DDR5 内存规范，全492页。本标准文档定义了DDR5 SDRAM规范，包括特性、功能、AC和DC特性、封装和球/信号分配。基于DDR4标准（JESD79-4）和DDR、DDR2、DDR3和LPDDR4标准（JESD79、JESD79-2、JESD79-3和JESD209-4）。
2023-06-19 18:23:22
8.89MB
1
JESD79-4 2012 9月版本
DDR4 SDRAM STANDARD
(From JEDEC Board Ballot JCB-12-40, formulated under the cognizance of the JC-42.3 Subcommittee on DRAM Memories.)
2023-06-10 09:16:46
3.28MB
1
166MHz的SDRAM控制器，经过仿真和综合验证。该IP核是一种用于嵌入式系统的可定制化控制器，设计用于管理同步DRAM（SDRAM）芯片。具有灵活性，可实现高速数据传输，并且适用于不同类型的SDRAM。
2023-04-26 14:46:16
85.99MB
1
实现了一个脉冲超宽带、高速、短距离无线通信组网工程的MAC缓存设计，使用片外SDRAM与MAC芯片电路中优先级最高的FIFO进行数据交互，并在SMIC 0.18 μm CMOS工艺下进行了流片。测试结果证明其在125 MHz下能正常工作。
2023-04-02 15:31:43
294KB
1