1.3-8译码器的设计和实现。 2.4位并行进位加法器的设计和实现。 3.两输入4位多路选择器的设计和实现。 4.拓展:3输入多数表决器设计和实现。 实验要求如下: 1.采用Verilog语言设计,使用门级方式进行描述。 2.编写仿真测试代码。 3.编写约束文件,使输入、输出信号与开发板的引脚对应。 4.下载到FPGA开发板,拨动输入开关,观察Led灯的显示是否符合真值表。
2023-11-23 15:23:33 1.85MB Verilog FPGA 数字逻辑
1
1.里面为HDLBits的答案,包含个人的理解以及部分大佬的学习理解。 2.题目已经全部翻译成中文,附上图观看方便 3.文件类型为markdown文件
2023-07-04 19:11:26 145KB verilog fpga
1
Verilog 语言基础
2023-05-06 22:08:19 1.11MB verilog fpga
1
基于verilog的LCD12864的显示器设计
2023-03-02 17:38:02 3.65MB LCD verilog FPGA
1
Verilog入门教程,《通信 IC 设计》 样稿节选 作者:李庆华
2023-02-19 16:32:06 7.69MB Verilog FPGA
1
Modelsim10.1c是用来编写Verilog HDL代码的IDE兼仿真平台,用于FPGA的开发
2023-01-03 09:23:37 352.82MB verilog fpga
1
led密码算法verilog实现
2022-12-29 19:26:50 4KB LED 轻量级密码算法 verilog fpga
1
ov5640-1080p-rgb565 verilog-i2c寄存器 已验证
2022-11-30 11:35:31 11KB verilog fpga ov5640 SCCB
1
交通灯控制器的Verilog HDL源代码
2022-11-23 19:54:16 373KB verilog FPGA 交通灯
1