matlab精度检验代码我们提供了使用超维计算的语言识别算法的Matlab和VERILOG RTL实现。 这些程序被许可为GNU GPLv3。 对于MATLAB代码,基本上有两个主要功能: buildLanguageHV(N,D):这是一种训练功能。 D是超向量的维数(约10K),N是N-gram的大小(从单字到五角星)。 此函数返回[iM,langAM]。 iM是存储超向量的项目存储器。 langAM是存储语言超向量的内存,可用作关联内存。 测试(iM,langAM,N,D):这是一个测试功能。 此测试功能测试看不见的句子,并尝试通过查询langAM来识别其语言。 这是一个使用算法的简单示例: langRecognition D = 10000; N = 4; [iM,langAM] = buildLanguageHV(N,D); 加载的转换语言文件../training_texts/afr.txt加载的转换语言文件../training_texts/bul.txt ...%请耐心等待一段时间,以使用所有语言 精度=测试(iM,langAM,N,D)加载的测试文本文件../testi
2022-12-06 18:28:58 22.98MB 系统开源
1
qam仿真matlab代码RTL_QAM 该项目是使用VHDL设计的,以实现M-QAM调制。 设计软件: 生长激素 韵律 Xilinx Vivado Webpack 系统结构 顶级目录结构 . ├── QAM_Vivado # Vivado Project (Timing constraints, source codes also included withing the project) ├── docs # Documentation files ├── ghdl_src_DUT # files to be tested using ghdl (for test run ./compile) ├── sim # Simulation and Verification scripts │ ├── matlab # qam constellation and modulator behaviour verification │ └── gnuradio # Constellation Verification in RealTime using USRP. ├── src # VHD
2022-11-23 14:57:11 12.04MB 系统开源
1
一本描述使用systemc进行RTL设计验证的方法学书籍,对于了解ASIC或者芯片设计中的ESL级别的方法学有很大的指导意义
2022-11-18 20:35:59 387KB systemc 验证 RTL
1
RTL 优化方法 NOTE from circuit level
2022-11-09 19:01:51 18KB RTL
1
DDR控制器 已通过FPGA 验证 大家不要错过哦
2022-09-20 15:01:39 51KB ddr_vhdl vhdl_ddr ddr_fpga rtl
ASIC 设计理论与实践——RTL 验证、综合与版图设计
2022-09-12 16:46:59 61.26MB asic IC设计
1
rtl_8822cu.ko驱动源码
2022-09-07 09:01:21 10.63MB wifi
1
sync_fifo.zip,博客对应同步FIFO接口源码(RTL和TB),附带tcl文件,用VCS直接加载即可得到和博客里面一样排序的波形图
2022-09-03 16:37:05 6KB 同步FIFO 源码
1
数字pll,RTL verilog, 有pdf介绍
2022-09-02 09:20:24 2.48MB pll digital RTL verilog
1