搜索【一位小数】的结果

IEEE754标准的32位浮点数格式

在C语言中float类型在数据输出是可能由于精度原因导致出错，所以可以参考本标准。，

2021-10-18 01:45:48 243KB 浮点数 输入标准

1

2021-10-14 20:02:43 188KB 教育

八位二进制乘法器.zip

用移位相加的方法设计一个8位二进制串行乘法器。基于EP4CE1022C8芯片，于Quartus Ⅱ 13.1中实现。包含仿真文件，上板子验证成功。此为西电EDA课设大作业，实验报告见博客，仅供参考。

2021-10-14 19:34:24 12.04MB vhdl eda设计 quartersII工程文件 八位二进制数串行乘法器

1

实现多位二进制数相加的电路称为加法器。 1、串行进位加法器 2.2.2 加法器构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。特点：进位信号是由低位向高位逐级传递的，速度不高。

2021-10-07 21:06:36 8.83MB 数字电路基础

1

c#使用正则表达式验证两位小数

c#使用正则表达式验证两位小数，程序完全可以运行，方便大家开发和调试

2021-09-29 11:15:49 50KB c#两位小数

1

主要介绍了JS通过正则限制 input 输入框只能输入整数、小数(金额或者现金) 两位小数的相关资料,需要的朋友可以参考下

2021-09-26 15:46:34 54KB js正则input输入框 正则表达式两位小数

1

显示AL中两位十六进制数程序

编写一个程序，显示AL寄存器中的两位十六进制数

2021-09-23 17:41:20 22KB 两位 十六进制

1

32位浮点数加法器_system verilog.zip

32位浮点数加法器基于system verilog，可以实现串行输入的两个标准化的32位浮点数的相加并得到标准化的结果。此外该加法器能处理“特殊”数字:零、正无穷、负无穷和“非数字(NaN)”。本文件带测试代码

2021-08-07 14:06:25 3KB verilog 浮点数加法器 systemverilog

1

IEEE标准的32位浮点数转换为十进制的计算方法

工作中碰到的一个小问题，经过了一番研究，终于搞明白了，为了以后大家不再挠头，写了这个供大家参考。其中涉及到MODTEST 软件 MODBUS协议 IEEE32位二进制浮点数与十进制小数转换的方法等内容。

2021-08-04 13:30:28 39KB IEEE标准 32位浮点数 十进制 进制转换

1

C# IEEE754转换32位浮点数为10进制数电力仪表RS485专用

2021-07-12 14:17:58 1KB IEEE754转换 32位浮点数 RS485 电力仪表

1