电子科技大学数字图像处理基础（冈萨雷斯 阮秋琦翻译）

西安电子科技大学-----数字信号处理课件 DSP 课件 西安电子

电子科技大学研究生课程，医学统计学，内涵复习资料，和期末试卷，希望对你们有所帮助和参考价值，另有作业有兴趣评论

C++复习资料

西安电子科技大学 研究生课程矩阵论 2016-2020期末真题及答案 2016-2020，共5年的期末真题与答案 试卷清晰，答案明了

设计部分习题 样卷 06年试卷真题 07年ab卷 部分c的试卷~

电子科技大学研一《机器学习》考试重点笔记，课程内容和笔记内容参考周志华西瓜书，可以私信发ppt

1．时钟输入采用实验箱的1Hz信号（在电源开关下面），分别测试两片74x161的逻辑功能。由于数码管不能显示A-F，所以用LED灯显示计数器的输出状态。 2．将两片74x161进行级联，实现模256计数器，用LED灯显示计数器的输出状态。 3．用两片74x161分别实现模6和模10计数器，用数码管显示计数器的输出状态。再将两片74x161进行级联，实现模60计数器，用数码管显示计数器的输出状态。 4.拓展题：任选一个设计下列十进制计数器：模24、模28、模29、模30、模31、模100。

1．3-8译码器的设计和实现。 2．4位并行进位加法器的设计和实现。 3．两输入4位多路选择器的设计和实现。 4．拓展：3输入多数表决器设计和实现。 实验要求如下： 1．采用Verilog语言设计，使用门级方式进行描述。 2．编写仿真测试代码。 3．编写约束文件，使输入、输出信号与开发板的引脚对应。 4．下载到FPGA开发板，拨动输入开关，观察Led灯的显示是否符合真值表。

1．逻辑输入采用实验箱的K1-K11，逻辑输出接L1-L10。测试实验箱上的HD74LS04P（非门）、SN74LS32N（或门）、SN74LS00N（与非门）、SN74HC86N（异或门）、SN74HC153（数据选择器、多路复用器）的逻辑功能。 2．采用小规模逻辑器件设计一位数据比较器：设一位数据比较器的输入为A、B，比较A>B，A=B，A

2023-11-23 15:15:10 1.84MB 数字逻辑 Verilog

1