教你怎么使用multisim做数电的仿真实验，mlitisim7,multisim8,multisim10都适用。
2022-01-08 22:55:37
270KB
1
本电路实现了同步十进制加法计数器的功能: 电路能准确地按照十进制加法计数的规律进行计数. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的同步时序逻辑电路打下基础.
2021-12-11 21:52:06
166KB
1
本资源是利用的华润上华0.5um的st02工艺库，利用st02和analoglib库设计出了JK触发器的原理图，再利用st02中的版图单元绘制出了JK触发器的版图，并最终通过了DRC和LVS验证。
2021-11-28 14:34:24
28KB
1
杭电数字电路课程设计-实验十-JK触发器设计实验
内含包括代码，仿真，引脚配置全套文件，可直接打开工程
2021-11-22 13:55:34
118KB
1
11进制基于JK触发器的计数器的multisim10仿真源文件 运行成功 设计简洁
2021-11-13 20:43:21
111KB
1
三种D触发器的Verilog程序（Quartus II工程已经建立好，可以直接用）
带同步清0、同步置1 的D 触发器；带异步清0、异步置1 的D 触发器；带异步清0、异步置1 的JK 触发器
2021-10-30 03:47:18
519KB
1