设计任务 1、设计一个4时隙的时分复用模块; 要求:帧周期125μS,0时隙为帧头,1时隙64Kbps PCM数据,2时隙为64K CVSD数据;3时隙填充数据 2、 设计一个时分解复用模块; 要求:恢复1时隙PCM和2时隙CVSD数据;
2022-03-19 13:00:31 4.19MB EDA 课程设计 quartusII FPGA
(1)在给定5V直流电源电压的条件下设计一个可以容纳四组参赛者的抢答器,组成设定一个抢答按钮供参赛者使用。 (2)设置一个系统清零和抢答控制开关K(该开关由主持人控制),当开关K被抢按下时,抢答开始(允许抢答),打开后抢答电路清零。 (3)抢答器具有一个抢答信号的鉴别、锁存及显示功能。即有抢答信号输入(参赛者的开关中任意一个开关被按下)时,锁存相应的编号, 并在LED数码管上显示出来,同时扬声器发生声响。此时再按其他任 何一个抢答器开关均无效,优先抢答选手的编号一直保持不变,直到 主持人将系统清除为止。 用Multisim做的,包含数电知识,eda课设。
1
2小时加30秒的计时系统。 本系统是一个用于棋类比赛的计时钟系统,该计时钟可分别完成甲乙对规定用时的计时和规定时间用完后的读秒计时。规定甲乙双方各有2小时比赛规定用时,分别设计各方的用时定时器,并用数码管显示各方已用的时、分从0:00~1:59计时间隔为1S。 2小时规定时间用完后,每方限定在30秒内必须下出一步棋,此时定时器将完成对读秒时间的30S倒计时,并数码管显示此时过程30~00。若计时到零,则发生警报信号该方超时负。各定时器设置计时暂停/继续键,在规定时间计时时,该键的作用为暂停本方计时,并继续对方计时;在读秒时间计时时,该键的作用为复位本方计时起始点29S,并启动对方定时器。设置系统复位键,比赛结束时,按该键使各方的定时器均复位到规定时间的零点0:00,以便重新开始比赛。
2022-01-04 20:54:46 263KB 棋类计时器
1
1、控制器按东西、南北两个方向控制两组交通灯(红、绿、黄) 2、两组灯亮的顺序满足交通安全的规则要求. 3、东西向绿灯每次亮30S,接着黄灯亮2S,红灯亮20S;南北向绿灯每次亮28S,接着黄灯亮2S,红灯亮30S. 4、有两组数码管给出灯亮的时间倒计时显示。
2022-01-04 12:55:51 1.23MB EDA 课程设计 交通灯
1
****内含五篇eda课程设计论文,论文格式完全依照论文基本格式要求、包括摘要、目录、设计要求、全部代码(可复制)、仿真结果。 ****基于quartus II 开发完成 语言 verilog ****三篇不同的多功能数字时钟论文+小数分频器+任意整数分频器
2022-01-02 19:04:04 2.2MB eda 课程设计 quartusII
该资源基于quartusII开发 压缩包内含全部代码以及论文 eda 课程设计 多功能数字时钟 语言vhdl 功能 1.进行正常的时、分计时功能,二十四小时制计时 2.由数码管显示24h、60min 3.设置时间 4.整点报时 5.闹钟功能
2022-01-02 19:03:52 6.11MB quartusII EDA 课程设计
电子钟EDA课程设计(含年月日),包含源代码。
2021-12-30 10:50:34 380KB EDA、VHDL
1
中南大学 电子信息工程专业 EDA课程设计指导书及源代码,设计内容:基于verilog HDL 16位RISC CPU设计与仿真,采用5级流水线。开发工具:quartusII, modelsim
2021-12-30 10:14:10 971KB 中南大学 EDA课程设计 cpu verilog源码
1
中南大学-电子信息工程14级-EDA课程设计报告
1
此文档是关于病房呼叫系统的设计,包含原理图,原理说明,制作要点,希望对大家有用。
2021-12-28 08:10:49 86KB EDA
1