数电满分大作业 FPGA售货机大作业 Vivado工程 Verilog代码
2021-12-12 14:02:06 1.47MB fpga
基于zynq平台的cdma测试实验,从ddr到bram,从bram到ddr,都有测试。
2021-12-02 14:25:20 6.09MB cdma zynq vivado sdk
1
Zedboard DDS信号发生器vivado工程文件,vivado版本2018.3,可适用于任意波形的产生,作者花了几天亲自编写验证,是学习的最佳教材
2021-09-24 15:03:05 20MB vivado xilinx zedboard
1
Zedboard 正弦信号发生器vivado工程文件,版本vivado2016
2021-09-24 15:03:04 32.7MB vivado zedboard xilinx dma
1
Vivado向Block Design添加.v文件模块示例工程,在Block Design的Diagram中添加了一个闪LED灯的模块。
2021-09-23 13:03:22 853KB vivado
1
《基于XDMA的PCIE工程》参照https://blog.csdn.net/qq_40147893/article/details/118565988博客。
2021-07-25 18:00:34 187.31MB XDMA PCIE
board:zybo-z7-20 core:xcz7020 sensor:ov5640 (mipi) vivado2019.1 project use HDMI+MIPI vivado2020 and later include free mipi ip 转载资源下载不要积分 https://github.91chifun.workers.dev/https://github.com//Digilent/Zybo-Z7-20-pcam-5c/releases/download/v2019.1-1/Zybo-Z7-20-pcam-5c-2019.1.zip
2021-07-24 20:07:16 239.88MB zynq7020 zybo pcam-5c ov5640
1
在这个教程中,首先给出一个基于MATLAB的脉冲检测算法,该算法使用一个匹配滤波器从接收信号 中检测一个已知的波形,并且获取波形的峰值。该算法普遍应用于雷达或者无线通信系统中。
2021-05-10 10:19:34 4.67MB FPGA Simulink Vivado
1
通过AD对输入信号进行采样,在FPGA(xilinx Artix7系列)内部通过计算功率得出信号有效值,通过UART发送给上位机。
2021-04-28 20:46:21 42.38MB FPGA 有效值测量
1