介绍了7种高速ADC系统(包括闪烁式ADC、折叠插值式ADC、流水线式ADC、Σ-△型ADC、时间交织式ADC系统、基于正交镜像滤波器组的ADC系统和混合滤波器组的ADC系统)的结构、基本原理、采样速率和分辨率,并对其性能进行比较,高速、高分辨率、低功耗是高速ADC系统发展的方向。
1
采用FPGA作为主控芯片,实现数字化脉冲成形电路。该数字化脉冲成形电路不仅可以替代传统的模拟滤波成形电路,而且可以减少模拟电路中的白噪声,提高系统的灵活性和稳定性,具有一定的理论意义和实用价值。
2021-08-01 22:50:12 288KB FPGA 高速ADC 梯形成形 数字化
1
引言     在当今工业自动化应用中,复杂的控制系统代替人工来操作不同的机器和过程。术语“自动化”指其智能化足以制定正确的过程决策从而实现目标结果的系统。我们这里所说的“系统”是指闭环控制系统。这些系统依赖于输入至控制器的传感器数据,提供反馈,控制器据此采取措施。这些措施就是控制器输出的变化。通过确保高性能、高可靠性工业操作,闭环控制系统对于现代化工业4.0工厂的工业自动化和效率至关重要。     本文讨论闭环系统的关键要素,重点关注模/数转换器(ADC)和数/模转换器(DAC)的关键角色。文章介绍多片高速ADC和DAC作为控制系统核心的关键作用和性能优势。最后,我们以MAXREFDES3
1
内部ADC,STM32F103驱动,详细pdf教程加源码,可参考的DMA方式输出,高速AD读取: 如野火 STM32开发板用的是 STM32F103VET6,属于增强型的 CPU,它有 18 个通道,可测量16 个外部和 2 个内部信号源。各通道的 A/D 转换可以单次、连续、扫描或间断模式执行。 执行功能:串口 1(USART1)向电脑的超级终端以一定的时间间隔打印当前 ADC1 的转换电压值。
2021-07-17 21:37:21 3.21MB 源码 STM103 pdf教程 高速ADC
1
基于FPGA与DDR2 SDRAM的高速ADC采样数据缓冲器设计.pdf
2021-07-13 18:08:52 383KB FPGA 硬件技术 硬件开发 参考文献
基于高速ADC和FPGA的IR-UWB相干接收机设计.pdf
2021-07-13 16:00:46 1.21MB FPGA 硬件技术 硬件开发 参考文献
分析了几个高速ADC的关键指标的定义,包括量化误差、偏移与增益误差、微分非线性、积分非线性,以及几个动态指标定义。
2021-05-30 20:51:08 193KB 数据转换
1
针对八通道采样器AD9252的高速串行数据接口的特点,提出了一种基于FPGA时序约束 的高速解串方法。使用Xilinx公司的FPGA接收高速串行数据,利用FPGA内部的时钟管理模块DCM、位置约束和底层工具Planahead实现高速串并转换中数据建立时间和保持时间的要求,实现并行数据的正确输出。最后通过功能测试和时序测试,验证了设计的正确性。此方法可适用于高端和低端FPGA,提高了系统设计的灵活性,降低了系统的成本。
1
基于FPGA与DDR2SDRAM的高速ADC采样数据缓冲器设计 PAPER
2021-03-29 10:09:02 508KB FPGA ADC
1