【主要内容】FPGA的DDS信号发生器 : DDS_Verilog+源码工程+仿真工程+视频教程+原理图PCB图【适合人群】软件开发【质量保障】任何问题私信我

USB2.0 verilog源码： 提供了USB2.0的verilog源码， 与USB1.0兼容

哈尔滨工业大学的数电大作业 [FPGA]Verilog源码+实验报告 Basys2开发板制作电子骰子 数电大作业适用

verilog-fp 浮点协处理器（Verilog）

ppm解码器,ppm解码器接线,Verilog源码.zip

ppm编解码器,ppm解码板,Verilog源码

基于FPGA的任意波形发生器,基于fpga的任意波形发生器系统设计报告,Verilog源码.zip

Verilog实现的CAN协议控制器，在quartus上验证通过，供大家参考

使用verilog实现的双电梯控制器，1-9层，仿真通过

EP4CE22F17C8 CYCLONE4E FPGA PLL锁相环时钟分频+LED闪灯实验Verilog源码Quartus13.1工程文件 //LED闪烁逻辑产生模块 module led_controller( clk,rst_n, led ); //时钟和复位接口 input clk; //25MHz输入时钟 input rst_n; //低电平系统复位信号输入 //LED指示灯接口 output led; //用于测试的LED指示灯 //////////////////////////////////////////////////// //计数产生LED闪烁频率 reg[23:0] cnt; always @(posedge clk or negedge rst_n) if(!rst_n) cnt <= 24'd0; else cnt <= cnt+1'b1; assign led = cnt[23];