Best仍然是最好的。Roland E.Best博士这本经典参考书《锁相环设计、仿真与应用》也许是世界上使用最为广泛的PLL的参考书。如今,第5版终于面世了,本书系统地讲述了基本的锁相环理论、电路模块和锁相环系统结构以及详细的设计过程。包括锁相环的概况,混合信号锁相环,锁相环频率综合器,高阶锁相环路,混合信号频率综合器的计算机辅助设计和模拟,全数字锁相环,全数字锁相环的计算机辅助设计和仿真,软件锁相环,锁相环在通信中的应用,最先进的商业化集成锁相环,锁相环的参数测试等,涉及到控制理论,通信理论,信号处理理论等多个学科的内容。 第5版的特色是从实际应用的角度在锁相环系统的层次上解决理论方面的问题,给出了锁相环系统在实际设计中上具体过程和步骤,提供了全新的通信应用的案例,新增了PLL频率综合和计算机辅助设计方面的内容,尤其值得一提的是,提供了作者自己开发的,在行为级对锁相环系统的恨不能进行仿真的软件。

对LMX2592这个器件的寄存器进行了定义，方便开发调用，有中文注释，该头文件也可用于定义LMX2582,只需对频率范围进行简单修改。

搭建的是SRF-PLL锁相环simulink仿真，实现了三相平衡情况下的稳态响应和暂态响应（电压跌落，相位突变），还有三相不平衡情况下的暂态响应，并对SRF-PLL工作原理进行了一定的分析。 内含mdl文件和m文件，压缩在一起了。m文件是画结果的波形图，可以自己添加到model properties下的StopFcn里面，把文件名字写在里面，这里m文件名字是plot_output，就输入plot_output;即可。 仿真是是用2016b做的，需要低版本的可以留言

利用ADS 08 09版做的基于ADS的锁相环电路仿真，我认为是比较详细的了，有兴趣的人可以照着这个步骤走一遍，对锁相环有一个了解。

PLL 锁相环原理和参数，包括影响PLL的一些环节和参数。应该借鉴意义

基于simulink的锁相环PLL仿真，基于simulink的锁相环PLL仿真，基于simulink的锁相环PLL仿真，基于simulink的锁相环PLL仿真

IP（Intellectual Property）即知识产权。美国 Dataquest 咨询公司将半导体产业的 IP 定 义为“用于 ASIC 或 FPGA 中的预先设计好的电路功能模块”。简而言之，这里的 IP 即电 路功能模块。 IP 核在数字电路中常用于比较复杂的功能模块（如 FIFO、 RAM、 FIR 滤波 器、 SDRAM 控制器、 PCIE 接口等）设计成参数可修改的模块，让其他用户可以直接调用 这些模块。随着设计规模增大，复杂度提高，使用 IP 核可以提高开发效率，减少设计和调 试时间，加速开发进程，降低开发成本，是业界的发展趋势。利用 IP 核设计电子系统，引 用方便，修改基本元件的功能容易。具有复杂功能和商业价值的 IP 核一般具有知识产权， 尽管 IP 核的市场活动还不规范，但是仍有许多集成电路设计公司从事 IP 核的设计、开发 和营销工作。 IP 核有三种不同的存在形式： HDL 语言形式，网表形式、版图形式。分别对应我们常 说的三类 IP 内核：软核、固核和硬核。这种分类主要依据产品交付的方式，而这三种 IP 内核实现方法也各具特色。 PLL（Phase Locked Loop，即锁相环）是最常用的 IP 核之一，其性能强大，可以对输 入到 FPGA 的时钟信号进行任意分频、倍频、相位调整、占空比调整，从而输出一个期望 时钟，实际上，即使不想改变输入到 FPGA 时钟的任何参数，也常常会使用 PLL，因为经 过 PLL 后的时钟在抖动（Jitter）方面的性能更好一些。 Altera 中的 PLL 是模拟锁相环，和 数字锁相环不同的是模拟锁相环的优点是输出的稳定度高、相位连续可调、延时连续可 调；缺点是当温度过高或者电磁辐射过强时会失锁（普通环境下不考虑该问题）。

PLL 锁相环基本原理，ADI官方MT-086锁相环(PLL)基本原理，中文版，写的非常详细，有利于理解相关理论。

锁相环ADF4001/ADF4002的驱动代码。

2019年从官网下载的ADI的锁相环PLL仿真工具ADIsimPLL5.10及使用手册，可用于ADI公司的锁相环，频率源器件仿真。