搜索【七段数码管】的结果

FPGA 七段数码管动态显示电路设计

FPGA 七段数码管动态显示电路设计,QuartusII软件运行成功。

2021-04-27 10:51:19 257KB FPGA

1

用 74154N 驱动七段数码管

用 74154N 译码器驱动七段数码管，实现七段数码管数字 0 到 9 的显示。

2021-04-22 18:28:56 202KB 74154N 七段数码管 数字电路

1

七段数码管Verilog文件

七段数码管Verilog文件，可以直接使用

2021-03-20 14:10:20 2KB verilog vhdl

1

实验8：七段数码管扫描显示实验.docx

EDA技术及应用课程相关实验：七段数码管扫描显示实验

2021-03-01 09:02:30 40KB EDA 源码 verilogHDL语言 quartusII

1

共阳极七段发光二极管的二－十进制译码器

“共阳极七段发光二极管的二－十进制译码器”建模与仿真，vivado2014.2工程，可直接使用,包含仿真，设计。

2020-10-25 10:59:05 74KB vivado 共阳极 七段数码管 Verilog

1

七段数码管数字钟

选用8253的计数器2进行100ms的定时，其输出 OUT2与8259的IRQ7相连，当定时到100 ms时产生一个中断信号，在中断服务程序中进行时、分、秒的计数，并送入相应的存储单元；8255的A口接七段数码管的位选信号，B口接数码管的段选信号，时、分的数值通过对8255的编程可送到七段数码管上显示。

2020-01-10 03:04:49 204KB 七段数字钟

1

PLC七段数码管显示十六种方法

用西门子S7200的PLC实现七段数码管显示共计十六种方法

2019-12-21 22:21:54 683KB PLC 七段数码管 显示 十六种方法

1

七段数码管时钟显示的硬件实现verilog

七段数码管时钟显示的verilog源代码，已做过FPGA验证。

2019-12-21 19:45:29 8.62MB 数码管 时钟显示

1

用7段共阳数码管做的时钟 verilog程序

用7段共阳数码管做的时钟 verilog程序 // 时钟用4个数码管显示，显示秒和分，修改一下可以加上时或跑秒 // sys_clk为系统时钟：50MHz // seg_dat为输出给数码管的8个1bit信号 // seg_sl 为数码管位选通

2019-12-21 19:22:29 3KB 七段数码管 FPGA

1

个人信息

热门下载

最新下载

其他资源