五级流水线MIPS指令集cpu设计，verilog语言，通过modelsim与ISE并下载FPGA验证（计算机组成原理）
2019-12-21 21:38:09
9.01MB
1
计算机组成原理实验作业，利用modelsim实现CPU流水线工作流程的模拟工作，能够支持加载指令、分支指令、跳转指令的冒险处理，希望给初学者带来一定的帮助。
2019-12-21 21:32:26
18.2MB
1
基于FPGA的单周期处理器设计MIPS指令集,已通过仿真验证，测试指令存于ip核调用中，详见coe文件。
2019-12-21 21:16:35
13.18MB
1
本文的主体部分首先详细描述了处理器各个独立功能模块的设计，为后续的整体设计实现提供逻辑功能支持。随后按照单周期、多周期、流水线的顺序，循序渐进的围绕着指令执行过程中需经历的五个阶段，详细描述了3个版本的处理器中各阶段的逻辑设计。在完成了各个版本的CPU的整体逻辑设计后，通过Quartus II时序仿真软件在所设计的CPU上运行了测试程序，测试输出波形表明了处理器逻辑设计的正确性。
附录包含了三个版本处理器实现的源码。
2019-12-21 21:16:34
10.53MB
1
用Verilog语言设计的流水线CPU，资源里包含了源代码及流水线CPU结构图，与大家分享下
2019-12-21 19:24:19
9.74MB
1