提出了一种通用的可编程双模分频器,电路主要由3部分组成9/8预分频器,8位可编程计数器和∑△调制器构成。通过打开或者关断∑△调制器的输出来实现分数和整数分频两种工作模式,仅用一个可编程计数器实现吞脉冲分频器的功能。9/8预分频器采用提高的TSPC动态触发器实现,而可编程分频器和调制器采用数字综合后布局布线的方法实现。基于SMIC 0. 18 μm 1.8 V电源CMOSI艺的SpectreVerilog仿真表明：它能在分频比56-2047范围内工作,最大工作频率大于2 GHz,消耗的电流小于4 mA,适合

2018级北京邮电大学电子院大二下数电实验第三题。里面包含了全部文件包括分析。这个其实不难。学弟学妹们可以下载下来学习。想直接交作业之前看看老师的要求有没有变。

一个简单的时钟分频程序，可以实现2、4、8、16、11等偶数和奇数分频。 只需要简单修改一下程序就可以实现任意整数分频

文中的第一个模块为通用的偶分频模块，第二个模块为通用的奇分频模块，2个模块分频占空比都为1:1，使用时只需将相应模块中parameter DIV_N = N; 中的N改为想要的分频数即可。

3．组成分频器 前面提到，模N计数器进位输出端输出脉冲的频率是输入脉冲频率的1/N，因此可用模N计数器组成N分频器。 解： 因为32768=215，经15级二分频，就可获得频率为1Hz的脉冲信号。因此将四片74161级联，从高位片（4）的Q2输出即可。 例6.3.2 某石英晶体振荡器输出脉冲信号的频率为32768Hz，用74161组成分频器，将其分频为频率为1Hz的脉冲信号。

几种简单分频器电路的设计与分析，欢迎下载

分频 任意分频 Verilog 小数分频，没有不能分的，看看就知道

基于VHDL的任意整数分频器的设计，梁颖，，本文对分频原理进行了详细分析，以简单的2、3分频为例对分频原理进行形象的图形分析，方便对原理的理解，并完成了两个不同方案的�

verilog写的奇偶分频器、半整数分频器和DDS的任意分频器

自己弄得，觉得还行！但是出波形是可能会有差错，我用的软件稳定性不好1