使用Verilog语言实现4bit*4bit乘法器设计，并使用Quartes编写程序，使用modelsin进行仿真验证设计
2022-05-09 09:59:23
76KB
1
RS码是一类重要的线性分组码，有很强的纠错能力，被广泛地应用于现代通信系统中。本文设计了一种能纠正一位错误的RS（10,8）编码器，并给出了FPGA实现过程
2022-05-06 12:02:37
339KB
1
介绍了肖特基二极管和乘法器的平方率检波原理，针对微波辐射计的功能设计了乘法检波模块和放大、滤波电路。乘法检波模块以ADL5391为核心，信号输入端采用差分电路，在50 MHz~2 GHz的带宽和-16~4dBm的动态范围内实现了0.999 99的输出线性度。对比测试了传统二极管检波器，与之相比，乘法检波器表现出有效带宽大、动态范围宽、线性度高、稳定性好的性能优势。
2022-04-30 06:38:13
977KB
1
乘法器在当今的数字信号处理和各种其他应用中起着重要作用。 随着技术的进步，许多研究人员已经尝试并且正在尝试设计乘法器，以实现高速，低功耗，布局规则并因此减小面积。 展位乘法器可用于带符号和无符号数字的运算。 建议的radix-4和radix-8展位乘数在部分乘积的数量，延迟和频率方面进行了比较。 部分乘积的数量以基数4减少为n / 2。 通过在乘数编码中使用更高的基数8，我们可以将部分乘积的数量进一步减少至n / 3，从而获得更简单的CSA树。 CSA（进位保存加法器）树和用于加速乘法器操作的最终CLA（进位提前加法器）。 由于有符号和无符号乘法运算是由相同的乘法器单元执行的。 因此，所需的硬件和芯片面积减少了，进而降低了功耗和复杂性。 功耗被认为是现代VLSI设计领域的关键参数。
2022-04-28 15:15:34
824KB
1
采用Verilog HDL语言实现阵列乘法器和Booth编码乘法器、电子技术,开发板制作交流
2022-04-20 16:25:03
164KB
1