基于FPGA控制VGA显示的双通道数字示波器_秦庆磊.pdf
2021-04-24 09:02:34 2.21MB fpga vga 示波器
1
基于fpga的俄罗斯方块-vga显示,+报告+vivado程序+答辩ppt
2021-04-22 09:00:46 7.57MB fpga
1
代码已经测试没有问题,下载后只需要更改相应的FPGA型号与分配IO引脚,并添加ROM IP核,资料也有。mif文件,可以显示黑白、彩色图像,供大家以及学习
2021-04-17 09:23:03 5.74MB FPGA VGA显示 ROM静态存储
1
用FPGA驱动VGA显示彩条实验代码,代码通过仿真,并下板调试。本实验我写的是800*600的分辨率,频率40M
2021-04-15 17:06:20 1KB FPGA VGA Verilog
1
基于FPGA的VGA汉字显示,verilog语言
2021-04-14 14:24:17 175KB FPGA VGA 显示 verilog
1
基于FPGA设计的vga显示测试实验Verilog逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。 module top( input clk, input rst_n, //vga output output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b //vga blue ); wire video_clk; wire video_hs; wire video_vs; wire video_de; wire[7:0] video_r; wire[7:0] video_g; wire[7:0] video_b; assign vga_out_hs = video_hs; assign vga_out_vs = video_vs; assign vga_out_r = video_r[7:3]; //discard low bit data assign vga_out_g = video_g[7:2]; //discard low bit data assign vga_out_b = video_b[7:3]; //discard low bit data //generate video pixel clock video_pll video_pll_m0( .inclk0(clk), .c0(video_clk)); color_bar color_bar_m0( .clk(video_clk), .rst(~rst_n), .hs(video_hs), .vs(video_vs), .de(video_de), .rgb_r(video_r), .rgb_g(video_g), .rgb_b(video_b) ); endmodule
以太网传输图片(VGA显示)rtl.zip
2021-04-09 19:01:56 35KB FPGA 以太网 图片传输
1
连接好显示器后,在quartus Ⅱ 上运行代码即可,控制蛇移动需要连接PS2键盘,点开Game.qpf就是代码,用的板子是Cyclone Ⅲ EP3C40Q240C8,内附有引脚分配图。
2021-03-30 23:58:09 6.42MB FPGA VGA 贪吃蛇 Cyclone
1
基于FPGA的SD卡图片读取和VGA显示,SD卡中的图片为在电脑上事先复制到SD卡中,利用SD卡扇区查询工具得到图片起始扇区位置,在程序中修改即可,连接vga显示器即可显示
2021-03-26 15:10:06 6.11MB fpga
1
基于FPGA的UART接收数据至VGA显示系统设计-实验报告-有需要的自取
2021-03-25 16:59:34 1.98MB FPGA UART VGA 实验报告
1