本手册编写了列入我国集成电路系列品种国家标准的高速CMOS电路的有关数据，共有HC和HCT两个系列，编入了按器件功能分类的索引等。

TC4426A/TC4427A/TC4428A 双路高速功率 MOSFET 驱动芯片

高速电路(PECL、LVECL、CML、LVDS)接口原理与应用的讲义

this document is based on material subnitted by various participants during the drafting process,neither aeec nor arinc has made any determination whether these materials could be subjecy to valid claims of patent,copyright or other proprietary rights by third parties,and no representaion or warranty,express or implied,is made in this regard.

是altera官方提供的文档，对于FPGA的高速设计非常有帮助，每个外围引脚的设计要点都有介绍，供大家参考

为满足能谱分析中多道脉冲幅度分析器A/D转换的要求，设计了一种高速脉冲峰值保持电路。以高速电压比较器LM311、采样/保持芯片LF398作为主要器件，具有幅度判别、波形采样、峰值保持、电荷泄放等功能，结构简单，易于调试。实验表明：对于高速脉冲信号，该电路可以较好地甄别峰值并保持，性能可靠，响应速度快，误差小于1%。

高速双路ADC AD9280 FPGA读写实验 Verilog设计源码Quartus工程文件，ADC芯片选用AD9280 ，FPGA型号Cyclone4E系列中的EP4CE10F17C8，Quartus版本18.0。 module hs_dual_ad( input sys_clk , //AD0 input [9:0] ad0_data , //AD0数据 input ad0_otr , //输入电压超过量程标志 output ad0_clk , //AD0(AD9280)采样时钟 output ad0_oe , //AD1 input [9:0] ad1_data , //AD0数据 input ad1_otr , //输入电压超过量程标志 output ad1_clk , //AD1(AD9280)采样时钟 output ad1_oe ); //***************************************************** //** main code //***************************************************** // ad0_oe=0,正常模式；ad0_oe=1,高阻 wire clk_50m; assign ad0_oe = 1'b0; assign ad1_oe = 1'b0; assign ad0_clk = ~clk_50m; assign ad1_clk = ~clk_50m; pll u_pll( .inclk0 (sys_clk), .c0 (clk_50m) ); endmodule

阿里&千方智慧高速解决方案，讲的非常不错，适合同行学习。

本书注重实践和应用技巧的分享，主要内容包括：原理图设计，元件库制作，PCB 元件的布局、布线，Gerber 及相关生产文件输出的设计流程，PADS 高级功能应用，多层印制电路板的设计原则与方法，HDTV 播放器设计实例，多片存储器DDR2设计实例等。本书实战性较强，对于菜鸟可以很快上手，对于老鸟能温故知新，分享给大家，相互学习！

KINGMAX高速大容量服务器内存.pdf