由VHDL语言编写,应用于数字电路的课程设计,音乐发生器,内容是子之歌
2021-12-04 11:24:00 564KB 音乐发生器 VHDL VERILOG 七子之歌
1
年级上册数学实际问题与一元一次方程--古代问题训练带答案.doc
2021-12-04 11:01:44 131KB
主要介绍了Python Web框架Flask中使用牛云存储实例,本文也对牛云存储Python SDK的一个使用示例,需要的朋友可以参考下
2021-12-03 22:05:24 31KB Python Web 框架 Flask
1
四川省巴中市恩阳区2021-2022学年年级上学期期中考试语文【试卷+答案】.docx
2021-12-03 21:01:54 63KB 期中 期末 月考 最新
年级语文上册人教版名著默写专项测试提优卷试题1.pdf
2021-12-03 12:01:19 45KB
FPGA读写DS18B20温度并通过段数码管显示verilog设计实验Quartus9.1工程源码,可以做为你的学习设计参考。 /ds18b20_seg7.v //---------------------------------------- module ds18b20_seg7( input CLOCK_50, // 板载50MHz时钟 input Q_KEY, // 板载按键RST // inout DS18B20, // output [7:0] SEG7_SEG, // 段数码管 段脚 output [7:0] SEG7_SEL // 段数码管 待译位脚 ); //++++++++++++++++++++++++++++++++++++++ // 获取温度值开始 //++++++++++++++++++++++++++++++++++++++ wire [15:0] t_buf; ds18b20_drive ds18b20_u0( .clk(CLOCK_50), .rst_n(Q_KEY), // .one_wire(DS18B20), // .temperature(t_buf) ); //------------------------------------- // 获取温度值 结束 //------------------------------------- //+++++++++++++++++++++++++++++++++++++ // 显示键盘值 开始 //+++++++++++++++++++++++++++++++++++++ seg7x8_drive seg7_u0( .i_clk (CLOCK_50), .i_rst_n (Q_KEY), .i_turn_off (8'b1110_1000), // 熄灭位[2进制] .i_dp (8'b0000_0010), // 小数点位[2进制] // 欲显数据[16进制] // 正负位 空白 十位 个位 小数位 .i_data ({12'h0, t_buf[15:12], 4'h0, t_buf[11:0]}), .o_seg (SEG7_SEG), .o_sel (SEG7_SEL) ); //------------------------------------- // 显示键盘值 结束 //------------------------------------- endmodule
陕西省宝鸡市凤翔县2017-2018学年年级(上)期末数学试卷(解析版).doc
2021-12-02 18:02:05 580KB
思想品德年级下册教材介绍.ppt
2021-12-02 15:01:28 215KB
思想品德年级下册期中考试试题.doc
2021-12-02 15:01:27 741KB
湖北省武汉市硚口区2021-2022学年年级上学期期中考试数学【试卷+答案】.doc
2021-12-02 15:01:21 312KB 期中 期末 月考 真题