零件的限用及须申报物质1范围注此标准不能取代适用的法律和法规注如本国语言和英语冲突时以英语为准1.1材料说明本规范列出了材料或零件中禁止或限制使用的物质使用这些物质将影响人员及环境的安全1.1.1这些

IEC 61672-1中文翻译

版权所有2019 PTC Inc .和/或其子公司。保留所有权利。 PTC Inc .及其子公司(统称为“PTC”)提供的用户和培训指南及相关文档受美国和其他国家/地区版权法的约束，并受限制复制、披露和使用此类文档的许可协议的约束。PTC特此授予许可软件用户以印刷形式复制本文档的权利(如果以软件介质形式提供),但仅限于内部/个人使用，并符合许可协议的规定。制作的任何副本应包括PTC版权声明和PTC提供的任何其他所有权声明。未经PTC明确书面同意，不得复制培训材料。未经PTC事先书面同意，不得以任何形式(包括电子媒体)披露、转让、修改或缩减本文档，也不得以任何方式传播或公开提供本文档，并且不得授权为此目的进行复制。此处描述的信息仅供参考，如有更改，恕不另行通知，并且不应被解释为PTC的担保或承诺。PTC对本文档中可能出现的任何错误或不准确之处不承担任何责任。 本文档中描述的软件是根据书面许可协议提供的，包含有价值的商业秘密和专有信息，受美国和其他国家/地区的版权法保护。除非事先获得PTC的书面批准，否则不得以任何形式或媒体复制或分发本软件，不得向第三方披露本软件，也不得以软件许可协议中未 根据给定文件的标题、描述、标签以及部分内容，可以总结并提炼出以下关键知识点： ### CREO 4.0 二次开发资料 - OTK-Cxx-GSG 中文翻译版本 #### 1. 版权与使用许可 - **版权所有**：2019 年由 PTC Inc. 及其子公司所有，所有权利受到保护。 - **使用限制**：受美国及其他国家版权法保护，受制于限制复制、披露和使用的许可协议。 - **复制权限**：PTC 授予许可软件用户以印刷形式复制本文档的权利（如果以软件介质形式提供），但仅限于内部/个人使用，并符合许可协议的规定。 #### 2. 文档限制 - **复制与修改**：未经 PTC 明确书面同意，不得复制培训材料；未经 PTC 事先书面同意，不得以任何形式（包括电子媒体）披露、转让、修改或缩减本文档，也不得以任何方式传播或公开提供本文档。 - **信息变更**：此处描述的信息仅供参考，如有更改，恕不另行通知。 - **法律责任**：PTC 对本文档中可能出现的任何错误或不准确之处不承担任何责任。 #### 3. 软件许可 - **商业秘密与专有信息**：本文档中描述的软件是根据书面许可协议提供的，包含有价值的商业秘密和专有信息。 - **复制与分发**：除非事先获得 PTC 的书面批准，否则不得以任何形式或媒体复制或分发本软件，不得向第三方披露本软件，也不得以软件许可协议中未规定的任何方式使用本软件。 - **法律后果**：未经授权使用软件或其文档可能导致民事损害和刑事起诉。 #### 4. 数据监控与反盗版措施 - **数据收集**：作为打击盗版行为的一部分，PTC 使用数据监控和搜索技术来获取和传输我们软件非法拷贝用户的数据。 - **合法用户保障**：不会对 PTC 及其授权分销商的合法授权软件的用户执行此数据收集。 - **非法使用警告**：如果您正在使用我们软件的非法副本，并且不同意收集和传输此类数据，请停止使用非法版本，并联系 PTC 以获得合法许可的副本。 #### 5. 关键内容概览 - **Introduction**：介绍 CREO Object TOOLKIT C++ 的基本概念和发展环境的安装测试流程。 - **Creo Object TOOLKIT C++ Concepts**：详细介绍 CREO Object TOOLKIT C++ 的核心概念和功能。 - **What Can You Do with Creo Object TOOLKIT C++?**：列举 CREO Object TOOLKIT C++ 支持的主要功能和应用场景。 - **Communication Modes for Creo Object TOOLKIT C++**：描述 CREO Object TOOLKIT C++ 的通信模式及其实现方法。 - **Installing and Testing the Creo Object TOOLKIT C++ Development Environment**：指导用户如何安装和测试 CREO Object TOOLKIT C++ 开发环境。 - **Migrating Creo Parametric TOOLKIT Applications to Creo Object TOOLKIT C++**：提供从旧版本迁移至新版本的具体步骤和注意事项。 - **Using Tools**：介绍如何使用各种工具，如创建 Ribbon Tabs、Groups 和 Menu Items，使用 Creo UI Editor 创建对话框等。 - **Using the Creo Object TOOLKIT C++ Documentation**：说明如何查阅和利用 CREO Object TOOLKIT C++ 的文档资源。 - **Extended Resources**：提供扩展资源的位置，包括示例代码、HTML 格式的样本应用程序等。 - **Contacting PTC Technical Support**：提供技术支持联系方式。 以上知识点覆盖了 CREO 4.0 二次开发资料 - OTK-Cxx-GSG 中文翻译版本的核心内容，有助于理解该文档的用途、使用规定以及主要功能特性。

Opus是一种由互联网工程任务组（IETF）的编解码器工作组设计的音频编解码器，其特点在于低延迟的音频传输。它的设计目的是满足互联网上各种交互式音频应用的需求，如IP语音、视频会议、游戏内通信、远程现场音乐表演等。Opus特别适合于实时应用，因为它能够提供从窄带语音到立体声音乐的高质量音频，并且具有广泛的采样率和比特率支持。 Opus编解码器的特点包括： 1. 采样率范围从8千赫兹到48千赫兹。 2. 支持的比特率从6千比特每秒（kb/s）到510千比特每秒。 3. 支持固定码率（CBR）和可变码率（VBR）编码。 4. 覆盖了从窄带到宽带的音频带宽。 5. 同时支持语音和音乐内容的编码。 6. 支持单声道和立体声音频。 7. 最多可以支持255个音频通道。 8. 帧大小规格介于2.5毫秒至60毫秒之间。 9. 对音频数据丢失有很好的鲁棒性，即便在丢包的情况下也能保持良好的音质，这是通过包丢失隐藏性（Packet Loss Concealment, PLC）技术实现的。 Opus编解码器的API和操作手册为开发者提供了完整的编程接口，以便在各种应用程序中使用Opus编解码器进行音频的编码和解码。该手册涉及的主要API组件包括： - OpusEncoder：进行音频流编码的过程和函数。 - OpusDecoder：进行音频流解码的过程和函数。 - Repacketizer：允许重新打包Opus数据包。 - OpusMultistreamAPI：支持多声道音频流的处理。 - Opuslibraryinformationfunctions：提供Opus库的信息查询功能。 - OpusCustom：包含自定义函数和数据类型定义。 OpusEncoder是Opus编解码器API中的核心组件，用于音频数据的编码过程。其使用流程如下： - 通过opus_encoder_get_size()函数获取OpusEncoder结构体所需的大小。 - 使用opus_encoder_create()函数分配和初始化编码器状态。此函数需要采样率（Fs）、通道数（channels）、应用类型（application）以及一个指向错误信息的指针。 - 或者，可以通过opus_encoder_init()函数初始化一个之前已分配的OpusEncoder结构体。这个结构体的内存大小必须至少为opus_encoder_get_size()返回的大小。 - 通过opus_encode()函数将PCM音频数据编码成Opus帧。 - 当编码器状态不再需要时，使用opus_encoder_destroy()函数释放资源。 Opus编解码器还提供了opus_encoder_ctl()函数，用于对编码器执行控制（CTL）操作。例如，可以通过CTL函数设置比特率（OPUS_SET_BITRATE）和编码复杂度（OPUS_SET_COMPLEXITY）。 Opus编码器在处理音频数据时，需要特别注意编码状态的正确初始化和使用。编码状态在任何给定时间内只能用于一个音频流，并且一旦初始化，就不能为每帧重新初始化。这意味着，初始化一次之后，就可以重复利用编码器对象来编码整个音频流。 由于Opus编解码器的API和操作手册是相对技术性的文档，开发者在使用时需要具备一定的编程知识，尤其是在音频数据处理和内存管理方面。此外，文档中可能存在的OCR扫描错误需要开发者具有一定的阅读和理解能力，以便准确获取信息和指令。 对于想要深入了解Opus编解码器的读者，可以通过提供的博客链接（***）进一步探索和学习，以获得更全面的理论和实践知识。

Xsan 2管理员手册v2.3是苹果公司为Xsan存储区域网络（SAN）的维护技术人员提供的官方指南。手册详细介绍了Xsan 2.3版本的新功能、版本兼容性、升级步骤以及符号约定。文档内容覆盖了从SAN快速设置到规划、设置SAN的全过程，包括硬件设备需求、网络连接配置、客户端与控制器的安装以及RAID系统的设置等方面的知识。 在Xsan存储区域网络中，元数据控制器是核心组件，负责管理 SAN卷的元数据，并确保卷内数据的一致性。SAN的网络连接包括光纤通道结构和以太网TCP/IP网络。光纤通道用于高速数据传输，而以太网则可用于管理通信。手册强调了规划的重要性，包括如何使用私有元数据网络、选择交换机而非集线器来优化网络结构，并对光纤通道和以太网进行了具体的规划指导。 安全机制在Xsan中同样占有重要位置，以防止未经授权的访问和数据泄露。Xsan允许管理员通过配置亲和力和亲和力标签，来控制客户端对特定存储资源的访问权限。卷的管理也是手册的核心内容之一，涵盖了卷的创建、配置以及扩展等操作。 存储池是Xsan中用于管理存储资源的一种方式，通过将多个物理硬盘整合在一起，形成更大的逻辑存储空间。存储池的设计对提升整体的存储效率至关重要。手册还讨论了SAN容量的扩展问题，提供了一些扩展存储的策略和方法。 在操作层面，手册指导用户如何设置元数据控制器、如何在客户端和控制器上启用Xsan，以及如何管理用户和组权限等。这些操作涉及到了具体的技术步骤和最佳实践，是技术维护人员不可多得的参考资料。 此外，手册也提供了Xsan 2.3与其他苹果产品和服务的兼容性信息，如Apple Remote Desktop、Finder和Spotlight等，以及如何通过Xsan Admin软件来管理和控制SAN环境。对于可能出现的错误和故障，手册也提供了相应的解决方案和排除故障的指导。 Xsan 2管理员手册v2.3为苹果公司的Xsan存储区域网络的维护人员提供了一个全面的技术指南，内容覆盖了安装、配置、故障排除和系统管理等各个方面，是理解和操作Xsan 2.3所不可或缺的参考资料。

只对类做了翻译 属性和方法没有做 网上翻译，如有问题 请自便

内容概要：本文档是《国际民用航空公约附件10：航空电信》的第一卷第八版（2023年7月），第1-3章，中文翻译版，涵盖了无线电导航设备的标准和建议措施。主要内容包括定义、无线电导航设备的一般规定、具体设备的技术规范。 适合人群：航空业从业人员，特别是从事航空电信、导航设备设计、安装、维护的专业人士，以及相关领域的研究人员和政策制定者。 国际民航组织附件10第八版涵盖了无线电导航设备的标准与规范，是全球民航领域非常重要的技术文件之一。本文档提供了关于无线电导航设备的详细规范和操作建议，具体内容涉及广泛的定义、无线电导航设备的一般规定以及特定设备的技术规格。 文档的第一章节为“定义”，这一部分主要界定了与无线电导航相关的专业术语和概念，为阅读者提供了准确理解后续内容的基础。这一章节的内容对于航空业内人员来说至关重要，因为准确的术语使用是沟通和操作的基石。 紧接着第二章节为“无线电导航设备一般规定”，这里规范了无线电导航设备的共通性原则和操作要求。在这一章节中，明确了包括标准无线电导航设备的性能要求、地面和飞行测试的标准、服务运行状态信息的提供方式、导航设备和通信系统的电源要求，以及在设计和操作中应考虑的人为因素等。这些规定不仅确保了设备操作的安全性，同时也为设备的维护和管理提供了标准。 第三章节则具体到了“无线电导航设备规范”，这一章节详细描述了各种无线电导航设备的技术要求，包括仪表着陆系统（ILS）、精密进近雷达系统、甚高频全向信标（VOR）、无方向性信标（NDB）、超高频距离测量设备（DME）和航路甚高频指点标（75 MHz）等设备的规范。每个设备的规范包括了其工作原理、技术规格、性能要求以及测试和校验方法。这些规范对于确保全球航空导航设备的兼容性和互操作性至关重要，是保障飞行安全的关键因素。 本文档特别适合于航空业从业人士，尤其是那些专注于航空电信、导航设备设计、安装及维护的专业人员。此外，对于从事航空政策制定、法规制定以及相关研究工作的人员来说，也是必不可少的参考资料。掌握这些标准与规范，有助于提高设备的性能，确保飞行过程中的安全性和效率。 作为航空电信领域的重要参考资料，本文档对于维护全球民航的通信和导航系统的高效运行具有指导意义。附件10的标准化工作确保了不同国家和地区的航空通信和导航设备可以在国际范围内协同工作，支持着全球航空网络的安全、顺畅和高效运行。

PCI Express（PCIe）是一种高速接口标准，广泛用于计算机系统中的设备间通信，如显卡、网卡和硬盘。PCIe Base Specification Revision 5.0是该标准的最新版本，旨在提供更高的数据传输速率和更低的延迟，以满足现代计算和数据中心应用的需求。 PCIe规范的核心在于其串行连接方式，相较于传统的并行PCI总线，它能够提供更高的带宽，同时保持较低的电缆尺寸和功耗。在PCIe 5.0版本中，单个 lane 的最大数据传输速率提升到了32 GT/s（吉比特每秒），这意味着每个lane可以实现16 GB/s的双向传输速率，总计可达64 GB/s，这比前一代PCIe 4.0翻了一倍。 PCIe 5.0的实现依赖于先进的信号技术和物理层（PHY）设计。其中包括增强型编码方案，如前向纠错（FEC）来提高信号质量和纠错能力，以及改进的信号完整性技术，确保在高速传输下的低错误率。此外，该规范还引入了电源管理和能效优化措施，以适应各种不同设备的能源需求。 PCIe接口的基础架构包括插槽（Slot）和插卡（Card）。插槽是主板上的物理接口，而插卡则是连接到该接口的扩展卡，如显卡。两者之间通过连接器进行电气连接，允许热插拔，即在系统运行时插入或移除设备，增加了系统的灵活性和易用性。 PCIe协议基于层次结构，分为多个层次，包括物理层（PHY）、链接层（Link Layer）、交易层（Transaction Layer）和配置层（Configuration Layer）。每一层都有特定的功能，例如，PHY层负责物理信号的传输和接收，链接层处理速度协商和错误检测，交易层则处理设备间的数据包交换，而配置层则用于设备的初始化和配置。 PCIe 5.0的另一个重要特性是虚拟化支持，它允许多个虚拟机（VM）共享一个物理PCIe设备，提高了资源利用率和管理效率。此外，还有对服务质量（QoS）的改进，可以确保关键任务的数据传输优先级，这对于数据中心和云计算环境尤其重要。 在实际应用中，PCIe 5.0的高带宽和低延迟特性将推动高性能计算、人工智能、大数据分析和存储系统的进一步发展。例如，高速GPU和SSD（固态硬盘）可以充分利用这些优势，实现更快的数据处理和传输速度。 总结来说，"PCI Express Base Specification Revision 5.0 中文翻译(1-300页)"提供了关于这个关键接口标准的深入理解，涵盖了高速传输、信号技术、电源管理、虚拟化和QoS等多个方面。对于硬件开发者、系统设计师以及热衷于技术的爱好者来说，这一资源无疑是探索和掌握PCIe 5.0技术的重要参考资料。

PCI Express（PCIe）是一种高速接口标准，用于连接计算机系统中的外部设备，如显卡、网卡、硬盘等。PCIe技术基于串行传输，相比传统的PCI总线提供了更高的数据传输速率和更低的延迟。PCIe Base Specification Revision 5.0是PCI-SIG组织发布的最新版本，它定义了PCI Express接口的规范，包括物理层（PHY）、链接层（Link Layer）和事务层（Transaction Layer）的协议，以及电源管理、错误处理和热插拔等功能。 在301到600页的文档中，可能会涵盖以下核心知识点： 1. **物理层（PHY）**：这一部分详细描述了PCIe的物理接口，包括信号传输、时钟同步、编码方案和信号完整性。PCIe 5.0采用128b/130b编码，数据传输速率提升至32 GT/s，这意味着每通道可以达到16 GB/s的双向带宽。 2. **链接层（Link Layer）**：链接层负责建立、维护和管理PCIe设备之间的链接。这里可能包括lane配置、速度协商、链路训练和状态机等。PCIe 5.0支持多 lane 配置，如x1、x2、x4、x8、x16和x32，以适应不同带宽需求的设备。 3. **事务层（Transaction Layer）**：此层处理PCI总线事务，包括读写操作、中断请求和配置空间访问。300多页的文档可能详细解析了事务封装、TLP（Transaction Layer Packet）结构和流ID（Flow Identifier）的使用，以实现高效的带宽管理和多设备并发访问。 4. **错误处理**：PCIe提供了一套强大的错误检测和报告机制，包括CRC校验、ECC纠错、TCO（Timeout Checksum Overflow）和PF（Protocol Error）等。这些机制确保了数据传输的可靠性。 5. **电源管理**：PCIe支持多种电源状态，如D0（全功能状态）到D3（关闭状态），以及低功耗待机模式，有助于提高能效。 6. **热插拔和设备发现**：PCIe允许设备在系统运行时插入或移除，通过热插拔控制器管理设备的上电、下电过程。同时，系统可以自动发现新插入的设备并进行配置。 7. **虚拟化支持**：PCIe 5.0继续加强虚拟化特性，如VirtIO（虚拟I/O）和SR-IOV（单根I/O虚拟化），使得多个虚拟机能够直接访问硬件资源，提高性能和效率。 8. **FPGA应用**：FPGA（Field-Programmable Gate Array）在PCIe中的应用通常涉及高速接口设计、协议处理和定制逻辑。这部分可能会介绍如何在FPGA中实现PCIe接口，以及如何利用PCIe 5.0的高速带宽来设计高性能的数据处理系统。 以上只是部分可能包含在PCIe 5.0文档301-600页中的关键知识点。这些内容对于理解PCIe 5.0的架构、设计原则以及实际应用至关重要，对于系统设计者、硬件工程师和软件开发者来说都是宝贵的学习资料。

PCI Express（PCIe）是一种高速接口标准，广泛用于连接计算机系统中的外部设备，如显卡、网卡和硬盘。PCIe技术基于串行连接，与传统的并行总线架构相比，提供了更高的数据传输速率和更低的延迟。"PCI Express Base Specification Revision 5.0" 是该技术的最新规范，它定义了接口的电气特性、协议、功能以及物理层规格。 在600到901页的文档中，涵盖了PCIe 5.0规范的关键内容。以下是一些关键知识点的详细说明： 1. **速度和带宽**：PCIe 5.0将数据传输速率翻倍至32 GT/s（吉比特每秒），比PCIe 4.0快一倍。这意味着每个通道可以提供16 GT/s的双工速率，总共可提供128GB/s的带宽（双向）。这种提升对于高数据需求的应用，如4K/8K视频处理和人工智能计算，至关重要。 2. **物理层（PHY）**：这部分描述了PCIe 5.0的物理信号传输特性，包括信号编码方案、时钟恢复、信号完整性、电源管理和热管理。PCIe 5.0采用128b/130b编码，以减少误码率，并采用更复杂的信号整形技术来对抗噪声和信号衰减。 3. **链路层（Link Layer）**：PCIe 5.0维持了x1、x2、x4、x8、x16的链路宽度，允许根据设备的需求灵活配置带宽。同时，链路层负责链路的初始化、训练、状态监控和错误处理。 4. **事务层（Transaction Layer）**：这一层处理PCIe协议的事务，包括请求和响应包的封装、解封装，以及TLP（事务层包）的排序和错误检测。事务层确保了数据传输的正确性和顺序。 5. **数据包层（Data Link Layer）**：数据包层负责错误检测和纠正，通过FEC（前向纠错）技术提高数据包的可靠性。此外，还包括流ID（Flow ID）的分配，以支持QoS（服务质量）和多流传输。 6. **配置层（Configuration Layer）**：此层允许系统配置PCIe设备，包括设备的识别、资源分配和状态查询。 7. **电源管理**：PCIe 5.0规范中继续强化了低功耗特性，如L1.1和L1.2*状态，以减少待机时的功率消耗。 8. **虚拟化支持**：支持多个虚拟设备在同一物理连接上共存，提高了资源利用率和系统的灵活性。 9. **热插拔和即插即用**：PCIe允许设备在系统运行时插入或移除，简化了系统维护和升级。 10. **错误处理和恢复**：定义了各种错误处理机制，如错误报告、错误恢复和错误抑制，以确保系统的稳定性和可靠性。 对于FPGA（现场可编程门阵列）开发者来说，理解这些规范是至关重要的，因为FPGA常被用于实现PCIe接口的高性能定制设计。通过深入学习这部分内容，开发者可以设计出高效、可靠的PCIe接口，充分利用其带宽优势，并与其他系统组件无缝集成。