搜索【半满将空将满】的结果 - 只为小站

同步FIFO Verilog HDL 通过验证，包含所有标志位

同步FIFO的空、满、半满、将空、将满标志都有包含，代码通过modelsim验证

2021-05-17 16:24:31 2KB 半满将空将满

1

异步FIFO Verilog HDL，包含所有标志位，通过验证

异步FIFO的空、满、半满、将空、将满标志都有包含，代码通过modelsim验证

2019-12-21 22:00:13 5KB 半满将空将满

1