摘要：分析系统芯片(SoC)设计中大电容负载的地址总线低功耗设计方法；利用地址总线零翻转编码和解码技术，有效地减少SoC地址总线活动，降低SoC芯片和系统的功耗；同时，应用于实际的SoC设计中，验证它的功能和适用范围。 关键词：低功耗 地址总线 零翻转编解码引 言面向便携式设备的SoC设计，不仅仅要求性能高、体积小，更要求功耗低。一般而言，SoC的静态功耗很小，而对负载电容充放电的动态功耗很大。SoC内部，总线上挂着很多功能设备，导致总线的电容负载很大。如果总线与片外设备联系，那么，它还要驱动很长的片外连线以及片外设备，负载高达50pF，比SoC内部各个节点的电容负载0.05pF

介绍了RAM测试的一些基本理论,适合于初学者.

通过地址总线扩展的八个串口芯片，可代替554等芯片，资料包，保护数据手册，驱动例程，原理图

TI DSP的EMIF接口的地址总线问题（实际测试） DSP与FPGA硬件开发 通信