### 组建小型局域网的关键知识点 #### 一、实训背景与目标 在本实训中，我们将聚焦于“国家开放大学计算机组网技术形考任务1：组建小型局域网”。该实训旨在帮助学生掌握交换机的基本配置与管理技能，并能够实际操作搭建一个简单的小型局域网。实训的主要目标包括： 1. **熟悉交换机的基本设置方法**：理解交换机的工作原理以及如何对其进行初始设置。 2. **进行交换机全局配置和命名**：学会如何更改交换机的名称，以及如何进行全局配置。 3. **设置主机 IP 地址**：掌握如何为局域网中的主机分配正确的 IP 地址。 4. **验证网络连通性**：学会使用基本的网络诊断工具如 `ping` 来检查网络是否正常工作。 #### 二、交换机管理方式详解 **1. 带外管理（Out-of-band Management）** 带外管理通常指的是不通过网络而是通过物理接口直接连接设备来进行管理。对于交换机而言，最典型的带外管理方式是通过 Console 端口进行配置。Console 端口通常采用标准的 RJ-45 接口或者专用的串行接口，需要使用特殊的线缆来连接计算机和交换机。首次配置交换机时，通常采用这种方式。 **2. 带内管理（In-band Management）** 带内管理是指通过网络来管理设备，常见的带内管理方式包括通过 Telnet 或 SSH 协议远程登录到设备，或者通过 HTTP/HTTPS 访问设备的 Web 界面进行管理。这些方式要求网络已经建立并且可访问。 #### 三、交换机配置详解 1. **进入特权模式**：通过输入 `en` 命令进入特权模式。此模式下才能执行管理员级别的命令。 2. **进入全局模式**：在特权模式下输入 `conf t` 命令进入全局配置模式。在此模式下可以进行交换机的整体配置。 3. **设置交换机名称**：在全局配置模式下，使用 `hos 名称` 命令为交换机指定一个易于识别的名字。 4. **测试网络连通性**：通过 `ping` 命令检查网络连通性。例如，`ping IP 地址` 用于测试到指定 IP 地址的连通性。 #### 四、实验步骤与记录 根据实训内容，实验步骤如下： 1. **配置交换机**：通过 Console 线连接计算机和交换机，进入交换机的命令行界面，然后按照以下步骤配置交换机： - 输入 `en` 进入特权模式。 - 输入 `conf t` 进入全局配置模式。 - 输入 `hos S0` 为交换机命名。 2. **配置主机 IP 地址**：为两台 PC 分别设置 IP 地址，确保它们位于同一子网内。例如，PC0 的 IP 地址可以设为 192.168.1.10，子网掩码为 255.255.255.0；PC1 的 IP 地址设为 192.168.1.11，子网掩码同样为 255.255.255.0。 3. **验证网络连通性**：使用 `ping` 命令从 PC0 向 PC1 发送数据包，以验证两台主机之间是否可以互相通信。 #### 五、网络拓扑结构 网络拓扑图如下所示： - **交换机 S0** - **端口 1**: 连接 PC0 - **端口 2**: 连接 PC1 #### 六、实验总结 通过本次实训，我们深入了解了交换机的基本配置方法以及如何构建一个小型局域网。具体来说，我们学习了如何通过 Console 端口进行带外管理，以及如何通过 Telnet 或 SSH 等方式进行带内管理。此外，我们还掌握了如何为局域网中的主机配置 IP 地址，并且学会了使用 `ping` 命令来验证网络连通性。 这次实训不仅增强了我们的理论知识，还提高了我们在实际环境中应用这些知识的能力。这对于深入理解网络技术及其在日常生活和工作中的应用具有重要意义。

第14届蓝桥杯Python省赛真题-大学B组（完整题目&源码）.zip；通过这些历年真题的汇总，你可以系统性地进行比较齐全的复习，为参赛做充分准备。这些题目不仅可以帮助你熟悉比赛的考题风格，还能让你在赛前训练中找到突破口，更好地提升自己的编程能力和解题技巧。对于准备参加蓝桥杯的同学来说，这份资料无疑是一份宝贵的学习资料，助你在比赛中取得优异的成绩。通过这些历年真题的练习，你将更加熟悉比赛的要求，为自己在竞争激烈的赛场上脱颖而出奠定坚实基础。愿你在蓝桥杯比赛中取得理想的成绩！

1. 通过补充缺失代码，完成一个 5 条指令单周期 CPU 的设计与验证； 2. 通过调试并修正已有实现中的错误，完成一个 20 条指令单周期 CPU 的设计与验证； 3. 在已实现的单周期 CPU 基础上，设计一个不考虑相关引发的冲突的单发射五级 CPU，并进行仿真和验证。 软件：vivado 语言：veilog

一. 实验目的：通过学习简单的指令系统及其各指令的操作流程，用 Verilog HDL 语言实 现简单的处理器模块，并通过调用存储器模块，将处理器模块和存储器模块连接形成简 化的计算机核心部件组成的系统。 二. 实验内容 1. 底层用 Verilog HDL 语言实现简单的处理器模块设计。 2. 调用存储器模块设计 64×8 的存储器模块。 3. 顶层用原理图方式将简单的处理器模块和存储器模块连接形成简单的计算机核心 部件组成的系统。 4. 将指令序列存入存储器，然后分析指令执行流程。

Verilog、流水线、TinyMIPS、仿真、异常、华莱士乘法器、除法器、协处理器。

内涵单周期CPU所有代码，各个模块分工清晰，可以直接在希冀平台提交通过。同时内涵一份实验报告，仅供参考。所有代码均为本人手写，不用担心查重。但是你买了别人可能也买了，所以还是自己改改。这个查重率高会直接没分。（单周期CPU简单，价格相对也较低）

2022年第十三届蓝桥杯大赛软件赛C/C++ 大学 B 组省赛、省赛第二场、决赛

2020年第十三届蓝桥杯大赛软件赛C/C++ 大学 A 组省赛、省赛第二场、决赛

2022年第十三届蓝桥杯大赛软件赛省赛C/C++ 大学C 组

2022年第十三届蓝桥杯大赛软件赛Java 大学A 组省赛第二场、决赛