一种多路分时复用抗混叠滤波器针对应用于飞行试验的网络化机载采集系统中数字信号混叠问题,采用变采样率的抗混叠滤波器的设计,解决在数字信号处理过程中由于采样率过高,在进行整数倍抽取时有可能会出现数字信号混叠问题。同时将数字滤波器通过FPGA实现,实现了多路分时复用功能,支持8路同步采样数据的数字信号处理,并进行滤波器特性测试,对于8 kHz的原始信号,半带滤波器的截止频率为Fs/4,即2 kHz,经过系统后的-3 dB对应的信号频率2 048 Hz,幅频特性曲线与Matlab仿真结果一致。
2025-10-02 17:45:00 2.11MB 数字滤波器; FPGA;
1
在为你的应用设计抗混叠滤波器时,请考虑3个通用指导原则,本文将详细的进行介绍。
2021-11-23 19:24:58 76KB 抗混叠滤波器 ADC 截止频率 文章
1
抽取因子很大时,对应的滤波器阶数很高,采用多级实现能降低阶数
2021-03-31 15:07:06 3KB 采样率转换
1
三频带重叠信号接收器的抗混叠滤波器设计
2021-03-02 14:05:33 262KB 研究论文
1
德州仪器的抗混叠滤波器设计工具,Excel表格,根据输入的条件计算滤波器参数
2021-02-28 21:16:48 23KB Anti-alias TI Filter
1
针对信号采集时,频率混叠现象的发生,为了能够有效地提取有用信号,本文介绍了滤波器的设计原理。通过分析混叠现象产生的原因,探讨了几种常见滤波器的特点并进行了比较;最后设计了一种基于二阶巴特沃斯带通抗混叠滤波器。通过仿真结果可以得出,该滤波器具有通带衰减特性平坦,能够有效避免混叠现象发生,为工程实践提供了可靠的理论指导。
1