计算机体系结构是理解计算机系统运作基础的关键概念，它定义了程序员所看到的计算机属性，包括概念结构和功能特性。冯诺依曼结构是现代计算机的基础，它规定了存储式计算机的特点，即数据和指令存储在同一内存中，通过中央处理器执行指令来完成计算任务。计算机体系结构的设计不仅仅是硬件层面的，还包括了软件兼容性和指令系统的设计。 计算机体系结构设计的三个方面包括：概念设计、逻辑设计和物理设计。概念设计关注的是用户接口和总体系统行为；逻辑设计则涉及硬件和软件之间的接口，即软硬件界面；物理设计则深入到具体元件和电路层面。 冯诺依曼结构的计算机中，指令操作是有序的，按照程序计数器PC指示的顺序执行。计算机系统结构、组成和实现是密切相关的，其中计算机组成是体系结构的逻辑实现，而实现则是组成的物理实现。这意味着相同的体系结构可以有不同的组成方式，而不同的组成方式又可以有不同的实现方式。 随着软件技术的发展，存储器容量的需求逐年增长，这对体系结构提出了新的挑战。并行处理是解决这一问题的有效手段，它可以分为指令内部并行、指令间并行、线程级并行、任务级或过程级并行以及作业或程序级并行。并行性的实现可以通过时间重叠、资源重叠和资源共享来提高系统性能。 Amdahl定律指出，系统性能的提升受限于可改进部分的比例和加速比，而优化策略应遵循大概率事件优先原则，优先优化最常执行的部分以获取最大效益。此外，程序局部性原理（时间局部性和空间局部性）是指导存储器设计的重要理论，它表明程序访问的地址往往呈现一定的聚集性。 指令系统是计算机体系结构的核心组成部分，寻址方式是其中的关键。寻址技术涉及从形式地址到实际地址的转换，包括直接寻址、间接寻址等多种方式。指令集的优化和设计考虑因素包括操作数的存储、操作数个数、寻址方式、操作类型以及操作数的类型和大小。 RISC（精简指令集计算机）和CISC（复杂指令集计算机）是两种主要的指令集架构。RISC追求简洁高效，而CISC则倾向于在硬件中实现更多复杂功能。现代指令系统通常会结合两者优点，根据目标程序、高级语言和编译程序、操作系统的优化需求进行设计。例如，增加对高级语言的支持，优化中断处理和进程管理，以及利用流水技术和多级缓存来提高性能。 在数据表示方面，整数、浮点数、字符和字符串通常采用二进制补码表示，浮点数遵循IEEE 754标准。这些基本的数据类型和表示方法构成了计算机处理信息的基础。 总结来说，计算机体系结构思维导图涵盖了从计算机的基本工作原理到高级的系统优化设计，是学习和复习计算机科学的重要工具，有助于理解和掌握计算机系统的核心概念。

【计算机体系结构】是计算机科学与技术专业的重要课程，它主要研究计算机系统的基本组成、工作原理和设计方法。本篇文章将根据合肥工业大学2024年计算机体系结构期末考试试卷的特点，深入解析其中的重点知识，为未来的考生提供有价值的参考资料。 试卷中提到的第一类问题涉及到指令系统的操作，如`add`、`lw`和`beq`。这些都是 MIPS（Microprocessor without Interlocked Pipeline Stages）指令集架构中的基本指令。`add`用于执行两个寄存器的操作数相加，结果存储在目标寄存器中；`lw`是加载字指令，它从内存地址中读取数据到寄存器；`beq`是条件分支指令，如果两个操作数相等，则程序跳转到指定地址。计算这些指令的时延是理解流水线处理机性能的关键，因为它涉及到CPU的指令周期和执行时间。时延计算通常包括取指、译码、执行等多个阶段，需要考虑指令之间的数据依赖性和流水线的冲突延迟。 第二类问题是典型的“送分题”，这意味着它们可能是基础知识的直接应用，如简单的硬件组件功能描述、计算机组织的基本概念或者常见运算的执行流程。考生应该对这些基础知识有扎实的理解，例如寄存器、内存、算术逻辑单元（ALU）的工作原理等。 第三类问题要求考生识别和写出指令的真相关。真相关是指在多级流水线中，一条指令的结果直接影响下一条指令的执行，导致流水线需要暂停或清空。例如，一个加法指令的结果可能被随后的乘法指令使用，如果这两个指令在不同的流水线阶段，就需要处理数据相关。考生应熟悉各种类型的相关（如前向相关、后向相关、输出相关）并能准确地分析出真相关的情况。 第四类问题基本是原题重现，这强调了复习的重要性。考生需确保对之前做过的习题有深刻记忆，并能够迅速回忆起解题策略。复习过程中，不仅要看答案，还要理解解题思路，避免机械记忆。 第五类问题可能只是数字上的变化，这考察的是考生的灵活性和对概念的掌握程度。考生应该能够在理解基本概念的基础上，灵活应对各种变体题目，而不仅仅是死记硬背。 复习计算机体系结构时，考生需要重点掌握指令系统、流水线处理、数据相关性分析以及基础的计算机组织结构。同时，对于理论知识的理解和实际应用能力的培养同样重要。通过模拟试题的练习，不断巩固基础，提高解决问题的能力，是备考的关键。希望这些解析能对合肥工业大学的学弟学妹们有所帮助，祝愿大家在考试中取得优异成绩。

本实验从 MIPS 单周期 CPU 开始逐步构建无冲突冒险的理想指令流水线，能处理分支相关的指令流水线，采用气泡处理数据相关的气泡式流水线，采用重定向解决数据相关的重定向流水线。并最终在 MIPS 五段流水线上实现动态分支预测技术。 第1关：单周期CPU(24条指令).txt 第2关：理想流水线设计.txt 第3关：气泡流水线设计(EX段分支3624版本).txt 第4关：重定向流水线(EX段分支2298版本).txt 第7关：单周期MIPS+单级中断.txt 第9关：多级嵌套中断(EPC内存堆栈保存).txt （其余关卡还在持续更新当中……）

1.1.1 ALU（算数逻辑单元）是CPU的基本组成部分。掌握定点数加减法溢出检测方法。理解算术逻辑运算单元ALU的基本构成。熟悉Logisim中各种运算组件，有逻辑运算部件和算术运算部件。熟悉多路选择器的使用，通过对ALU的工作原理和逻辑功能的理解，设计16位简单ALU。 1.1.2 功能要求 ALU需要实现对应的加减、逻辑运算、移位、比较等功能并采用仿真软件设计和对软件进行调试。 1.2 总体设计 1.2.1 总体设计原理 ALU是一种功能较强的组合逻辑电路，它能进行多种算术运算和逻辑运算。ALU给出运算结果的同时，还给出结果的某些特征，如溢出否，有无进位输出，结果是否为零、为负等，这些结果特征信息通常被保存在几个特定的触发器中。在执行指令的过程中，必须向ALU提供其执行何种运算的控制信号。

1.1.1 设计任务 通过cache对映射机制的工作原理和逻辑功能的理解，运用logisim仿真cache的映射机制和实现cache基本功能的控制器电路。 1.1.2 功能要求 运用SROM或存储器实现能支持cache基本功能时钟控制电路设计与调试。模拟cache直接映射。实现原数据与cache现有数据的比较及更新，实现多行的输出。采用logisim软件设计仿真和调试完成。 1.2 总体设计 1.2.1 总体设计原理 cache的原理机制。由于主存的取存速度较慢，通过cache高速的取存速度提高总体的取存速度。cache的硬件组成通常为SROM，容量通常为主存的1/2的若干次方倍。存储机制,取存时，通过特定的算法，将指定的块区全部移到cache中，取存时，若主存区号与cache相同，则命中；否则，则不命中，通过算法决定是否更新cache的内容

计算机体系结构Cache性能分析实验报告，内含完整实验流程和表格线图的绘制，供参考。

《计算机体系结构》资料- 1）课件：共7章 2）往年习题 详情见：https://blog.csdn.net/weixin_50836014/article/details/125687455

国防科技大学高级计算机体系结构考试资料.rar

新增加的第 4 章会让刚刚接触新型图形处理引擎的读者受益匪浅，这一章的重点是数据级并行，解释了一些虽有不同但正在趋于一致的解决方案，这些方案是由通用处理器中的多

计算机体系结构：量化研究方法（第5版）（英文版）