本文基于FPGA技术设计了一种（2，1，8）卷积码的硬判决维特比译码器。该译码器以FPGA片内的寄存器作为路径度量和幸存路径的存储单元，经分析得出了路径度量单元的最小位宽，有效降低了对芯片资源的消耗。采用截短译码算法，降低了硬件的复杂度。采取了一种巧妙的方法实现了译码器的启动过程单元。
2022-05-05 15:44:45
73KB
1
使用：C文件和数据文件需在同一目录，需自己建立工程跑
应用：802.11wifi协议的(133,171)卷积码解码，根据待译码数据算出路径度量，选择最佳的路径进行回溯译码。使用的是硬解码
2022-04-06 02:15:31
10KB