《Arm Cortex-M3嵌入式系统》试卷A是一份针对大学单片机原理与应用课程的嵌入式系统考试试卷，主要测试学生对C语言及STM32系列微控制器相关知识点的掌握程度。试卷涵盖了多个嵌入式系统设计的关键领域，包括中断处理、定时器应用、通信协议、系统复位、存储器映射等，非常适合学习和检验对ARM Cortex-M3架构嵌入式系统开发的理解和应用能力。 试卷中涉及的核心知识点包括： 1. Cortex-M3的存储器映射及其特点，Cortex-M3是一种高效的32位RISC处理器核心，具有确定的响应时间，专为实时嵌入式应用设计。其存储器映射具有固定的内存布局，例如内嵌的SRAM和Flash存储器。 2. 嵌套向量中断控制器（NVIC）的主要特性。NVIC提供了一种结构化的方法来处理中断，它支持中断优先级、向量中断和尾链功能，有助于优化中断响应和处理。 3. STM32的USART功能特点，其提供了全双工的串行通信功能，支持异步通信，且具备多种配置选项以适应不同的通信需求。 4. 提高Cortex-M3中断响应性能的特征，例如尾链和位带操作，这些设计旨在减少中断处理的延迟时间，提高系统的响应速度。 5. STM32 TIM的计数器模式，包括基本计时、输入捕获、PWM输出等，TIM广泛用于定时、测量、输出调制等应用场景。 6. CAN总线的数据帧结构，它由七个部分构成：帧起始、仲裁场、控制场、数据场、校验场、ACK场和帧结束。 7. STM32F013的TIM2定时器的使用示例，包括如何控制LED的亮灭规律，显示了如何利用定时器进行时序控制和I/O管理。 8. STM32F103设计的温度监控系统，该系统利用负温度系数热敏电阻来测量温度，并通过串口将温度数据传送给计算机。 9. STM32时钟系统的配置，包括HSI振荡器时钟、HSE振荡器时钟、PLL时钟以及HLI振荡时钟。其中PLL时钟允许通过倍频和分频配置来优化系统性能。 10. STM32在电源复位（POR）情况下的行为，以及NRST管脚的功能。 试卷还包含了简答题和选择题两大题型，简答题部分要求考生根据题目要求进行简要论述，而选择题部分则需要考生从四个选项中选择正确的答案。 考生需要在答题纸上完成所有题目，且注意试卷中提到的某些参数（如中断个数、存储器中的数据寄存器等）的选择，这些细节可能会对完成题目产生重要影响。 这份试卷不仅考察了对ARM Cortex-M3架构及其在STM32微控制器中应用的理解，还考察了考生对实际嵌入式系统设计中遇到的问题的解决能力，例如如何使用定时器实现精确的时序控制，以及如何处理中断和通信协议等问题。试卷内容丰富、覆盖广泛，是考察嵌入式系统开发能力的优秀工具。

多轴联动运动控制卡在运动控制领域有着广泛的应用。该运动控制卡是一种基于SoC FPGA芯片， 采用以太网通信的运动控制卡。该卡采用单芯片设计方案，结构简单、通用性好、可靠性高，可以控制4个步进电机系统或交流伺服电机系统实现高速、高精度运动，具备自动加减速控制功能，使用成本较传统运动控制卡降低30%以上。通过在木工雕刻机和点胶机设备上的应用， 验证了该运动控制卡的功能和性能。 标题中的“基于SmartFusion2 SoC FPGA芯片的运动控制卡设计”指的是一项创新的运动控制技术，它利用了Microsemi公司的SmartFusion2系统级芯片（SoC）现场可编程门阵列（FPGA）来构建一个高效、低成本且高可靠性的运动控制卡。SmartFusion2 SoC FPGA结合了FPGA的灵活性与微控制器单元（MCU）的处理能力，内置了ARM Cortex-M3处理器核心，使得该设计能够集成复杂的硬件加速器和实时控制功能。 描述中提到，这种运动控制卡采用了以太网通信，替代了传统的PC+NC架构中PC104或PCI接口，简化了设计并降低了成本。它能控制4个步进电机或交流伺服电机，提供高速、高精度的运动，并具有自动加减速控制功能。这种设计在木工雕刻机和点胶机等设备上得到了验证，证明其功能和性能优越，成本比传统运动控制卡降低了30%以上。 文章的部分内容揭示了系统组成结构，运动控制卡主要由PC主机和运动控制卡两部分构成，两者之间通过以太网进行通信。运动控制卡内部包含了PWM脉冲输出、脉冲计数、输入输出逻辑控制、模拟量输出控制以及串口通信等多种功能。而PC主机则负责人机交互界面和编程语言解析等任务。系统结构的简化使得安装和维护更加便捷，降低了现场使用的复杂度。 SmartFusion2 SoC FPGA芯片的优势在于，它的单芯片解决方案降低了硬件的复杂性，提高了系统的可靠性。Cortex-M3内核用于执行控制逻辑和高级计算任务，FPGA部分则可以定制化实现特定的信号处理和实时控制任务。此外，使用以太网通信不仅提供了高速的数据传输能力，还简化了布线，使得控制卡可以放置在用户设备的电控柜中，减少了电缆的混乱。 总结来说，这篇文章介绍了一种基于SmartFusion2 SoC FPGA的运动控制卡设计，该设计实现了高性能、低成本和高可靠性，尤其适合于木工雕刻机、点胶机等需要简易操作和低成本的工业应用。通过集成Cortex-M3处理器和FPGA，实现了运动控制的智能化和灵活性，同时以太网通信优化了系统架构，降低了系统成本和维护难度。这种创新的运动控制方案为工业自动化领域提供了新的选择，推动了运动控制技术的发展。

横河PLC（可编程逻辑控制器）是日本横河电机株式会社（Yokogawa Electric Corporation）制造的一种工业级控制器，FA-M3是横河PLC系列中的一个型号，广泛应用于制造业自动化领域。本横河PLC快速入门教程详细介绍了如何使用FA-M3系列PLC以及其配套编程软件WideField2。 要了解FA-M3 PLC的硬件结构。一个最小的FA-M*单元包括基板、电源模块和CPU模块。根据不同的应用需求，基板可以分为5种型号，分别带有4槽、6槽、9槽、13槽和16槽，用以安装不同的模块。电源模块根据供电类型分为AC供电和DC供电两个系列，AC供电的有F3PU10/F3PU20/F3PU30，而DC供电的有F3PU16/F3PU26/F3PU36。CPU模块的型号与安装的基板型号有关，其中CPU模块的选择需根据程序的大小和对运算速度的要求来定。 主单元是指安装了CPU模块的单元，位于基板的最左侧是电源模块，紧接着安装CPU模块。如果需要扩展I/O模块，可以连接子单元，通过光纤FAbus模块与主单元连接，子单元最多可以连接7个。子单元没有CPU模块，并且每个子单元通过FAbus2模块面板上的旋转编码开关来定义单元号。 FA-M3 PLC提供了编程软件WideField2，用于创建、编辑和调试梯形图程序。创建新工程项目的步骤包括启动WideField2，填写项目名称，选择CPU类型，新建程序块并命名。创建梯形图程序则需要在程序块编辑窗口中利用指令板创建。通讯设定则包括设置环境参数，选择通讯方式和连接参数。通过串口通讯缆进行通讯时，需要根据实际的电脑COM口选择正确的通讯方式和连接。 下载可执行程序到PLC时，需要选择项目窗口中的可执行程序文件夹下的构成定义，双击后出现相应窗口，然后选择需要下载的程序块。下载完成后，将CPU切换到运行模式，系统提示后，可以开始监视程序的执行。 程序监视功能允许用户查看PLC中所有运行的程序块，用户可以选择特定程序块进行监视。监视中，如果对应的点是闭合状态，则会变绿显示。 编辑和调试程序是通过WideField2软件进行的，包括对程序进行必要的修改、增加或删除指令，并进行编译和运行测试。调试过程中可以利用软件的模拟功能来查看程序在不同输入信号下的输出状态，这对于检查程序的正确性和发现可能的逻辑错误非常有帮助。 值得注意的是，在编程中用户可以使用MACRO来编写自己的指令集，以简化复杂功能的实现和复用代码。 这份快速入门手册涵盖了FA-M3 PLC的硬件知识、编程软件的使用方法、程序的创建、编辑、监视和调试。掌握这些知识对于从事工业自动化领域工作的工程师来说是基础且重要的。横河PLC的性能稳定、可靠性高，尤其适合用于需要高度稳定性和灵活性的工业控制系统中。通过本手册的学习，使用者可以快速上手并有效地运用横河FA-M3 PLC进行项目实施。

腾讯机器码-解码通杀M3虚拟磁盘.evmp.zip

ILSpy是一个开放源代码的.NET程序集浏览器和反编译工具。ILSpy的主要特点如下： Assembly browsing IL Disassembly Decompilation to C# Saving of resources Search for types/methods/properties (substring) Hyperlink-based type/method/property navigation Base/Derived types navigation Navigation history

MacBook Air与MacBook Pro是苹果公司推出的笔记本电脑产品系列，搭载了苹果自家设计的M系列芯片，包括M1、M2和M3等型号。这些芯片基于ARM架构，提供了高效能和低功耗的特点。然而，有些用户由于工作或个人习惯的需要，可能希望在这些MacBook上安装Windows操作系统。 传统的安装方法，如使用Boot Camp等，可能不适用于M系列芯片的MacBook，因为这些芯片并不支持直接安装基于x86架构的Windows系统。但随着技术的发展，现在可以通过虚拟机软件来实现在M系列MacBook上运行Windows系统的需求，特别是ARM64位的Windows 10版本。 提到的“虚拟机安装windows10 ARM64位 ISO镜像包”，指的就是一个特定的Windows 10系统镜像文件，它是为ARM64架构优化的，这意味着它能在苹果的M系列芯片上良好运行。ARM64位版本的Windows 10与传统x86架构的版本有所不同，它是专门针对ARM架构处理器的指令集进行编译和优化的。因此，它能在搭载M1、M2或M3芯片的MacBook上提供更好的性能表现和兼容性。 安装过程需要通过特定的虚拟机软件来实现，这样的软件能够模拟硬件环境，让Windows 10可以在虚拟机中启动并运行。尽管存在许多虚拟机软件，但在苹果M系列芯片上运行Windows可能会遇到一些兼容性问题，因此用户需要查找那些明确支持M系列芯片的虚拟机解决方案。 此外，文件中提及了夸克网盘，并提供了一个下载链接和提取码。夸克网盘是一款网络存储服务，用户可以通过提供的链接和提取码下载特定的文件。在网络空间中分享文件时，这样的网盘服务是一个方便的选择，尤其是当文件较大时，可以保证传输的稳定性和速度。 使用虚拟机安装Windows 10 ARM64位系统在M系列MacBook上，可以为用户带来两大优势。其一是可以同时使用Mac OS和Windows双系统，提高工作的灵活性。其二是能够运行一些专为Windows开发的应用程序或游戏，从而充分利用MacBook的硬件性能。然而，这样的设置可能无法充分发挥ARM架构的优势，因为某些软件可能并未针对ARM版本的Windows进行优化。 需要注意的是，由于Windows 10 ARM64位版本是一个特定的系统版本，它可能不支持所有传统的Windows x86应用程序。用户在安装和使用过程中可能会遇到软件兼容性问题，需要寻找替代的应用程序或利用特定的模拟器来运行不兼容的程序。而且，虚拟机中的性能表现也会受到MacBook的硬件配置以及虚拟机软件性能的影响。 由于M系列芯片的MacBook硬件架构的特殊性，安装Windows 10 ARM64位系统可能需要较高的技术知识，且在操作前应充分了解潜在的兼容性风险和系统性能限制。用户在进行此类操作前，应当谨慎评估自己的需求与可能遇到的挑战。

各个文件夹存放的内容： 1、docs 存放ARM Cortex-M1/3处理器参考手册、DesignStart FPGA版本使用说明、基于Arty-A7开发板的顶层BlockDesign框图等文件。 2、hardware 存放基于Digilent Arty-A7开发板的Vivado工程，顶层BlockDesign文件，管脚约束文件，Testbench文件等。 3、software 存放Keil-MDK工程，SPI Flash的编程算法文件等。 4、vivado 包括DesignStart Cortex-M1/3 Xilinx FPGA版本的IP核文件，其中Arm_ipi_repository文件夹就是内核源文件了，IP文件内容已经加密，没有可读性。

基于FPGA的Cortex-M3 MCU系统：带AHB APB总线与UART硬件RTL源码，支持ARMGCC与SWD仿真调试，扩展功能丰富的MCU开发平台（暂不含DMA和高级定时器）,基于FPGA的Cortex-M3 MCU系统：RTL源码工程，含AHB APB总线、UART串口、四通道定时器，配套仿真与驱动，可扩展用户程序与IP调试功能（非DMA和高级定时器版本）,FPGA上实现的cortex-m3的mcu的RTL源码，加AHB APB总线以及uart的硬件RTL源代码工程 使用了cortex-m3模型的mcu系统，包含ahb和apb总线，sram，uart，四通道基本定时器，可以跑armgcc编译的程序。 带有swd的仿真模型。 可以使用vcs进行swd仿真读写指定地址或寄存器。 带有的串口uart rtl代码，使用同步设计，不带流控。 带有配套的firmware驱动，可以实现收发数据的功能。 带有的四通道基本定时器，可以实现定时中断，具有自动reload和单次两种模式。 用于反馈环路实现、freertos和lwip等时基使用。 暂时不包括架构图中的DMA，高级定时器和以太网，后期

Embedding 模型 BGE-M3 openai -api样式 实现

目录 前言...................................................................................................................................................1 关于本手册...............................................................................................................................1 第1 章概述.....................................................................................................................................3 1.1 关于处理器........................................................................................................................3 1.2 处理器的组件....................................................................................................................4 1.2.1 Cortex-M3 的层次和实现的选项...........................................................................5 1.2.2 处理器内核.............................................................................................................6 1.2.3 NVIC ........................................................................................................................7 1.2.4 总线矩阵.................................................................................................................7 1.2.5 FPB...........................................................................................................................8 1.2.6 DWT.........................................................................................................................8 1.2.7 ITM...........................................................................................................................8 1.2.8 MPU .........................................................................................................................8 1.2.9 ETM .........................................................................................................................8 1.2.10 TPIU .......................................................................................................................8 1.2.11 SW/JTAG-DP.........................................................................................................9 1.3 可配置的选项....................................................................................................................9 1.3.1 中断.........................................................................................................................9 1.3.2 MPU .........................................................................................................................9 1.3.3 ETM .........................................................................................................................9 1.4 指令集汇总........................................................................................................................9 第2 章编程模型（programmer's model） ...............................................................................17 2.1 关于编程模型..................................................................................................................17 2.1.1 工作模式...............................................................................................................17 2.1.2 工作状态...............................................................................................................17 2.2 特权访问和用户访问......................................................................................................17 2.2.1 主堆栈和进程堆栈...............................................................................................18 2.3 寄存器..............................................................................................................................18 2.3.1 通用寄存器...........................................................................................................18 2.3.2 特殊用途的程序状态寄存器（xPSR） ..............................................................19 2.4 数据类型..........................................................................................................................22 2.5 存储器格式......................................................................................................................22 2.6 指令集..............................................................................................................................24 第3 章系统控制...........................................................................................................................26 3.1 处理器寄存器汇总..........................................................................................................26 3.1.1 嵌套向量中断控制器的寄存器...........................................................................26 3.1.2 内核调试寄存器...................................................................................................28 3.1.3 系统调试寄存器...................................................................................................28 3.1.4 调试接口的端口寄存器.......................................................................................31 3.1.5 存储器保护单元的寄存器...................................................................................32 3.1.6 跟踪端口接口单元的寄存器...............................................................................32 3.1.7 嵌入式跟踪宏单元的寄存器...............................................................................33 目录 第 4 章存储器映射.......................................................................................................................35 4.1 关于存储器映射..............................................................................................................35 4.2 Bit-banding........................................................................................................................37 4.2.1 直接访问别名区...................................................................................................38 4.2.2 直接访问bit-band 区............................................................................................38 4.3 ROM 存储器表.................................................................................................................39 第5 章异常...................................................................................................................................40 5.1 关于异常模型..................................................................................................................40 5.2 异常类型..........................................................................................................................41 5.3 异常优先级......................................................................................................................42 5.3.1 优先级...................................................................................................................43 5.3.2 优先级分组...........................................................................................................43 5.4 特权和堆栈......................................................................................................................44 5.4.1 堆栈.......................................................................................................................44 5.4.2 特权.......................................................................................................................44 5.5 占先..................................................................................................................................45 5.5.1 堆栈.......................................................................................................................45 5.6 末尾连锁（Tail-chaining）.............................................................................................47 5.7 迟来..................................................................................................................................48 5.8 退出..................................................................................................................................49 5.8.1 异常退出...............................................................................................................49 5.8.2 处理器从ISR 中返回...........................................................................................50 5.9 复位..................................................................................................................................51 5.9.1 向量表和复位.......................................................................................................51 5.9.2 预期的启动顺序（boot up sequence） ...............................................................52 5.10 异常的控制权转移........................................................................................................54 5.11 设置多个堆栈................................................................................................................54 5.12 中止(abort)模型.............................................................................................................56 5.12.1 硬故障.................................................................................................................56 5.12.2 局部故障和升级.................................................................................................56 5.12.3 故障状态寄存器和故障地址寄存器.................................................................58 5.13 激活等级(activation level).............................................................................................59 5.14 流程图............................................................................................................................60 5.14.1 中断处理.............................................................................................................60 5.14.2 占先.....................................................................................................................61 5.14.3 返回.....................................................................................................................62 第6 章时钟和复位.......................................................................................................................64 6.1 Cortex-M3 时钟................................................................................................................64 6.2 Cortex-M3 复位................................................................................................................65 6.3 Cortex-M3 复位方式........................................................................................................65 6.3.1 上电复位...............................................................................................................65 6.3.2 系统复位...............................................................................................................66 6.3.3 JTAG-DP 复位.......................................................................................................67 6.3.4 SW-DP 复位...........................................................................................................67 目录 6.3.5 正常工作...............................................................................................................67 第7 章电源管理...........................................................................................................................68 7.1 电源管理概述..................................................................................................................68 7.2 系统电源管理..................................................................................................................68 7.2.1 SLEEPING.............................................................................................................69 7.2.2 SLEEPDEEP ..........................................................................................................69 第8 章嵌套向量中断控制器.......................................................................................................70 8.1 NVIC 概述........................................................................................................................70 8.2 NVIC 编程器模型............................................................................................................70 8.2.1 NVIC 寄存器映射.................................................................................................70 8.2.2 NVIC 寄存器描述.................................................................................................73 8.3 电平中断与脉冲中断......................................................................................................97 第9 章存储器保护单元...............................................................................................................98 9.1 MPU 概述.........................................................................................................................98 9.2 MPU 编程器模型.............................................................................................................98 9.2.1 MPU 寄存器纵览..................................................................................................98 9.2.2 描述MPU 寄存器................................................................................................99 9.2.3 使用重叠寄存器访问MPU ...............................................................................105 9.2.4 子区域.................................................................................................................105 9.3 MPU 访问权限...............................................................................................................106 9.4 MPU 异常中止...............................................................................................................107 9.5 更新MPU 区域.............................................................................................................107 9.5.1 使用CP15 等效代码更新MPU 区域................................................................107 9.5.2 使用两个或三个字来更新MPU 区域...............................................................108 9.6 中断和更新MPU ..........................................................................................................109 第10 章内核调试.......................................................................................................................110 10.1 关于内核调试..............................................................................................................110 10.1.1 停止模式调试...................................................................................................110 10.1.2 退出内核调试...................................................................................................110 10.2 内核调试寄存器.......................................................................................................... 111 10.2.1 调试停止控制和状态寄存器........................................................................... 111 10.2.2 调试内核选择寄存器.......................................................................................113 10.2.3 调试内核寄存器的数据寄存器.......................................................................114 10.2.4 调试异常和监控控制寄存器...........................................................................115 10.3 内核调试访问实例......................................................................................................117 10.4 在内核调试中使用应用寄存器..................................................................................117 第11 章系统调试.......................................................................................................................118 11.1 关于系统调试..............................................................................................................118 11.2 系统调试访问..............................................................................................................119 11.3 系统调试的编程模型..................................................................................................120 11.4 Flash 修补和断点.........................................................................................................121 11.4.1 FPB 的编程模型................................................................................................121 11.5 数据观察点和跟踪......................................................................................................125 11.5.1 DWT 寄存器总结及描述..................................................................................125 目录 11.6 仪表跟踪宏单元..........................................................................................................135 11.6.1 ITM 寄存器总结和描述....................................................................................135 11.7 AHB 访问端口..............................................................................................................141 11.7.1 AHB-AP 处理类型.............................................................................................141 11.7.2 AHB-AP 寄存器总结和描述.............................................................................141 第12 章调试端口.......................................................................................................................145 12.1 关于调试端口..............................................................................................................145 12.2 JTAG-DP.......................................................................................................................146 12.2.1 扫描链接口.......................................................................................................146 12.2.2 IR 扫描链和IR 指令.........................................................................................148 12.2.3 DR 扫描链和DR 寄存器..................................................................................151 12.3 SW-DP...........................................................................................................................157 12.3.1 时钟...................................................................................................................157 12.3.2 调试接口概述...................................................................................................158 12.3.3 协议操作概述...................................................................................................159 12.3.4 协议描述...........................................................................................................162 12.3.5 传输时序...........................................................................................................169 12.4 调试端口（DP）的通用特性.....................................................................................170 12.4.1 Sticky 标志和DP 错误响应..............................................................................170 12.4.2 读和写错误.......................................................................................................171 12.4.3 溢出检测...........................................................................................................171 12.4.4 协议错误，只用于SW-DP..............................................................................172 12.4.5 推动比较和推动验证操作...............................................................................172 12.5 调试端口的编程模型..................................................................................................174 12.5.1 JTAG-DP 寄存器...............................................................................................174 12.5.2 SW-DP 寄存器...................................................................................................175 12.5.3 调试端口（DP）的寄存器描述......................................................................176 第13 章跟踪端口的接口单元...................................................................................................186 13.1 关于跟踪端口的接口单元..........................................................................................186 13.1.1 TPIU 方框图......................................................................................................186 13.1.2 TPIU 组件..........................................................................................................187 13.1.3 TPIU 输入和输出..............................................................................................188 13.2 TPIU 寄存器.................................................................................................................189 13.2.1 TPIU 寄存器汇总..............................................................................................189 13.2.2 TPIU 寄存器描述..............................................................................................189 第14 章总线接口.......................................................................................................................194 14.1 关于总线接口..............................................................................................................194 14.2 ICode 总线接口............................................................................................................194 14.2.1 分支状态信号...................................................................................................195 14.3 DCode 总线接口...........................................................................................................195 14.3.1 专用...................................................................................................................195 14.3.2 存储器属性.......................................................................................................196 14.4 系统接口......................................................................................................................196 14.4.1 不对齐访问.......................................................................................................196 目录 14.4.2 Bit-band 访问.....................................................................................................196 14.4.3 Flash 修补重新映射..........................................................................................196 14.4.4 独占访问（exclusive access）.........................................................................196 14.4.5 存储器属性.......................................................................................................196 14.4.6 流水线式取指...................................................................................................196 14.5 外部专用外设接口......................................................................................................197 14.6 访问的对齐情况..........................................................................................................197 14.7 横跨区域的不对齐访问..............................................................................................198 14.8 Bit-band 访问................................................................................................................198 14.9 写缓冲区......................................................................................................................199 14.10 存储器属性................................................................................................................199 第15 章嵌入式跟踪宏单元.......................................................................................................200 15.1 ETM 概述.....................................................................................................................200 15.1.1 ETM 框图...........................................................................................................200 15.1.2 ETM 资源...........................................................................................................201 15.2 数据跟踪......................................................................................................................202 15.3 ETM 资源.....................................................................................................................202 15.3.1 周期性同步（periodic synchronization）........................................................202 15.3.2 数据和指令地址比较资源...............................................................................202 15.3.3 FIFO 功能..........................................................................................................203 15.4 跟踪输出......................................................................................................................203 15.5 ETM 结构.....................................................................................................................203 15.5.1 可重新开始的指令...........................................................................................203 15.5.2 异常返回...........................................................................................................203 15.5.3 异常跟踪...........................................................................................................204 15.6 ETM 编程器模型..........................................................................................................205 15.6.1 APB 接口...........................................................................................................205 15.6.2 ETM 寄存器列表...............................................................................................206 15.6.3 描述ETM 寄存器.............................................................................................207 第16 章嵌入式跟踪宏单元的接口...........................................................................................209 16.1 ETM 接口概述.............................................................................................................209 16.2 CPU ETM 接口端口描述.............................................................................................209 16.3 分支状态接口..............................................................................................................210 第17 章指令周期定时...............................................................................................................213 17.1 关于指令周期定时......................................................................................................213 17.2 处理器的指令周期定时..............................................................................................213 17.3 加载/存储（Load-store）执行时序............................................................................216 附录A 信号描述.........................................................................................................................218 A.1 时钟...............................................................................................................................218 A.2 复位...............................................................................................................................218 A.3 杂项...............................................................................................................................218 A.4 中断接口.......................................................................................................................219 A.5 ICode 接口.....................................................................................................................219 A.6 DCode 接口....................................................................................................................220 目录 A.7 系统总线接口...............................................................................................................221 A.8 专用外设总线接口.......................................................................................................221 A.9 ITM 接口........................................................................................................................222 A.10 AHB-AP 接口..............................................................................................................222 A.11 ETM 接口.....................................................................................................................223 A.12 测试接口.....................................................................................................................223 附录B 术语表.............................................................................................................................224 附录 C 周立功公司相关信息.....................................................................................................236