基于Quartus II 6.1 (32-Bit)设计VHDL语言数字频率计综合设计(结合数码管显示)
2021-07-08 18:13:16 16KB 数字频率计 EDA
1
EDA频率计 vhdlEDA频率计 vhdlEDA频率计 vhdlEDA频率计 vhdl
2019-12-21 21:32:43 1.29MB 频率计
1
数字频率计的设计,本文主要讲述了如何实现数字频率计采用EDA技术用VHDL编程实现,包括源代码和实验结果截图,很详细
2019-12-21 21:16:28 6.66MB 数字频率计 EDA数字频率计 频率计 VHDL
1