搜索【VHDL串口】的结果

VHDL串口通信

VHDL串口开发详解。很强大的资源！共享了！

2023-03-03 16:30:21 149KB VHDL 串口

1

VHDL 串口程序

VHDL 语言实现串口的自发自收。

2023-01-06 20:17:54 9.38MB VHDL 语言 UART

1

VHDL设计的串口通信程序

本文给出一个VHDL设计的串口通信程序，感兴趣的朋友可以看看。

2022-12-23 00:18:37 59KB VHDL 串口通信 PC机 文章

1

VHDL串口发送和接收模块

VHDL语言的串口发送、串口接收模块，可供初学者直接调用，在CPLD上测试成功

2022-05-03 21:00:03 594KB VHDL 串口

1

基于VHDL的串口通信程序

本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。

2021-12-13 22:42:32 58KB VHDL 串口通信程序 CPLD 文章

1

使用verilog以及VHDL编写的将串口数据转换为32位并口数据，作为FPGA和DSP接口使用使用verilog以及VHDL编写的将串口数据转换为32位并口数据，作为FPGA和DSP接口使用

2021-11-03 21:08:55 800KB verilog VHDL 串口并口

1

使用verilog以及VHDL编写的将串口数据转换为32位并口数据，作为FPGA和DSP接口使用使用verilog以及VHDL编写的将串口数据转换为32位并口数据，作为FPGA和DSP接口使用

2021-09-01 09:10:32 801KB verilog VHDL 串口并口

1

UART参考设计+Xilinx提供VHDL代码+uart_vhdl.zip

好用的串口通信程序，使用于FPGA初级开发者。方便学习

2021-03-08 17:26:26 11KB VHDL 串口通信

1

基于FPGA的串口通信实验报告

用VHDL实现的串口通信实验报告，代码绝对好用！！！！！！！

2021-01-07 00:04:24 305KB FPGA VHDL 串口通信 实验报告

1

VHDL编写串口接收与发送

在quartus上设计的串口接收与发送，波特率为9600，起始位1位，数据位8位，校验位1位，文档包括波特率发生器模块，接收器模块，发送器模块程序设计。

2019-12-21 22:14:30 717KB VHDL串口

1