芯片厂框架 使用Chipyard 要开始使用Chipyard，请参阅Chipyard文档网站上的文档： ://chipyard.readthedocs.io/ 什么是Chipyard Chipyard是用于基于Chisel的片上系统的敏捷开发的开源框架。 它将使您能够利用Chisel HDL，Rocket Chip SoC生成器和其他项目来生产 SoC，该产品具有从MMIO映射的外设到定制加速器的所有功能。 Chipyard包含处理器内核（ ， ， ），加速器（ ， ， ），内存系统以及其他外围设备和工具，以帮助创建功能齐全的SoC。 Chipyard支持多种并发的敏捷硬件开发流程，包括软件RTL仿真，FPGA加速仿真（ ），自动化VLSI流程（ ）以及用于裸机和基于Linux的系统的软件工作负载生成（ ）。 Chipyard由的的积极开发。 资源 Chipyard

Rocket是一款64bit的标量处理器，5级流水线，采用的是risc-v指令集，集成FPU，并有许多or1200没有的特性，比如：无阻塞缓存、分支预测、返回地址堆栈、硬件页表填充、cache支持ECC、支持多核等 文档是rocket-chip的架构说明

Xilinx ZYNQ Ultrascale + ZCU102上的RISC-V火箭芯片 关于这个仓库 这是FPGA 上RISC-V的ZCU102端口。 ZCU102至少可以容纳四芯RISC-V核火箭芯片。 该存储库的火箭芯片版本与原始存储库相同，该原始存储库在2018年4月。 新的火箭芯片版本可以在主流火箭芯片。 在ZCU102上，使用Vivado v2017.1进行单核配置的时钟频率（时钟速度）可以达到195 MHz。 请参阅以了解如何使用此存储库。 注意：我最近在删除了sed命令，因为它在主机OS环境中不可靠。 而是，在第一次构建之前，只需在245行中插入新行|aarch \ 。 关于SD卡（将硬件和软件堆栈带入FPGA），请参见 。 当前流已在以下主机环境中经过测试： 软件 版本 作业系统 16.04.1-Ubuntu与4.15.0-64-generic内核 重击 4.3.48

伯克利的riscv处理器rocket处理器的相关lab教程，有很多关于rocket chip的关键信息。

riscv-rocket-chip-generator-tutorial-hpca2015.pdf RISC-V “Rocket Chip” SoC Generator in Chisel

rocket-chip RTL，带有以下功能： 2) 支持4KB-ICache和4KB-DCache。 3) 硬件断点数量为2。 4) PMP区域为8个。 5) 硬件性能计数器为2个。 6) 带有DCache flush功能。 7) 带有clock gtae功能。 8) 乘法器为pipeline形式。 9) local interrupt为16个。 10) PLIC入口2个。 11) 带有CLINT中断。 12) 带有JTAG DEBUG接口。 13) 带有frontend接口(AXI4/AHB)。 14) 带有memory接口(AXI4/AHB)。 15) 带有mmio接口(AXI4/AHB)。 16) 带有rom。 17) 带有ROCC接口。

The RoCC interface enables the integration of custom coprocessors or accelerators to RISC-V cores. The purpose of the document is to understand the RoCC interface signals from the perspective of designing a RISC-V compatible accelerator in Verilog.