本代码以开发软件QuartusⅡ为工具。采用EDA设计中的自顶向下与层次式设计方法，使用精简的DDS算法完成了输入为14MHz，输出四路频率为70MHz的四相序正弦载波（相位分别为0°、90°、180°、270°）的设计。利用Verilog HDL语言进行了程序设计并用QuartusⅡ对设计进行了仿真，验证了其正确性。

关于DDS在FPGA中的实现，有仿真程序

本文介绍了一种基于FPGA的DDS基本信号发生器的设计方法， 应用VHDL语言编程及QuartusII软件进行编译和波形仿真，用VHDL语言对DDS进行供能描述，方便在不同的实现方式下移植和修改参数，QuartusII软件提供了方便的编译和综合平台，大大缩短了DDS的设计和开发周期。DDS模型由相位累加器、波形存储器ROM查找表(LUT)、D/A 转换器(DAC)以及低通滤波器(LPF)构成。本设计基于DDS 原理和FPGA 技术按照顺序存储方式，把正弦波、三角波、方波、锯齿波四种波形的取样数据依次全部存储在ROM 波形表里，通过外接设备拨扭开关选择波形输出，控制波形的频率，最终将波形信息显示在LCD 液晶显示屏上。与传统的信号发生器相比，DDS信号发生器频率分辨率高、频率切换速度快、切换相位连续、可编程、全数字化易于集成等优点，因而在雷达及通信等领域具有广泛的应用前景。

基于FPGA开发的DDS原理的直接数字频率合成技术，可以做一个数字信号发生器

【主要内容】FPGA的DDS信号发生器 : DDS_Verilog+源码工程+仿真工程+视频教程+原理图PCB图【适合人群】软件开发【质量保障】任何问题私信我

对于正弦信号发生器的设计，可以采用DDS，即直接数字频率合成方案实现。DDS的输出频率是数字可调的，完全能实现频率为1 kHz～10 MHz之间的正弦信号，这是实际应用中产生可调频率正弦信号波形较为理想的方案。实现DDS常用3种技术方案：高性能DDS单片电路的解决方案；低频正弦波DDS单片电路的解决方案；自行设计的基于FPGA芯片的解决方案。虽然有的专用DDS芯片的功能也比较多，但控制方式却是固定的，因此不一定满足用户需求。而基于FPGA则可以根据需要方便地实现各种比较复杂的调频、调相和调幅功能，具有良好的实用性。专用DDS芯片由于采用特定的集成工艺，内部数字信号抖动很小，可以输出高质量的模拟信号；利用FPGA也能输出较高质量的信号，虽然达不到专用DDS芯片的水平，但信号精度误差非常小，能满足大多数信号源要求。

本板采用小脚丫核心板以及Baseboard底板，采用Quartus ii.通过ESP8266 Wifi模块建立WiFi通信，再利用wifi发送的数据来控制DDS产生三角波、锯齿波、方波，并可根据数据更改它们的频率以及幅值。主要处理wifi发过来的8位数，第一位控制波形，第二位控制幅值，后六位控制频率。注：本代码没有例化ROM核，因为本核心板不支持例化ROM核。例化ROM核和本代码思路一样，只是数据处理方式需要更改。

针对跳频通信系统有固有噪声的特点，结合 ＤＤＳ＋ＤＰＬＬ高分辨率、高频率捷变速度的优点，并采用 Ａｌｔｅｒａ公 司的 Ｑｕａｒｔｕｓ － Ⅱ ＿ １０．１ 软 件 进 行 设 计 综 合，提 出 了 一 种 新 型 的 跳 频 信 号 源。结 果 表 明，该 设 计 中 ＤＰＬＬ 时 钟 可 达 到 １２０ＭＨｚ ，性能较高，而仅使用了３０个 ＬＵＴ和１８个触发器，占用资源很少。

以Altera公司的Quartus Ⅱ 7.2作为开发工具，研究了基于FPGA的DDS IP核设计，并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件，结合32位嵌入式CPU软核Nios II，构成可编程片上系统（SOPC），利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片内完成，利用 SOPC技术，在一片 FPGA 芯片上实现了整个信号源的硬件开发平台，达到既简化电路设计、又提高系统稳定性和可靠性的目的。

DDS直接数字式频率合成器（Direct Digital Synthesizer），相信所有人看到这个名字就觉得不会陌生。有些资料讲述的方式太高大上，不少人一时半会接受不了。本篇文章从双口RAM入手，由浅入深脱掉DDS高大上的外衣。 两个关键术语：a. 相位累加器：Phase = Phase + freq_ctrl，可以暂且理解为i = i + 1一样的东西。b. 频率控制字：freq_ctrl，这个东西的值直接影响输出信号的频率。 假设系统工作时钟（查表时钟）为150MHz，ROM表深度为4096，存储波形为1个周期（如正弦波每周期抽样量化为4096个点），也就是一个周期的波形由4096个采样点组成，意味着输出波形一个周期最多4096个采样点。比如Data输出10M的正弦波，输出的正弦波每周期只有15个采样点；而输出1M的正弦波，每周期将有150个采样点；我们也可以知道当输出频率小于等于36.621KHz时，输出波形每周期由4096个点构成。输出信号的每周期点越多，阶梯效过越不明显，经过低通滤波器后波形越好看。 如果freq_ctrl为1时，那么输出信号为150MHz/40