ALU ：4位带进位的加法器。带有两个锁存器IR1、IR2。由S0、S1、S2、S3、CN、N控制信号设置其运行状态。S0、S1、S2、S3控制ALU的运算方式；同时当二进制开关N=1是进行逻辑运算，当N=0是进行算术运算。CN 是ALU的进位控制开关，当CN=0是无进位；CN=1是带进位。
2021-06-19 15:27:29
21KB
1
32位选择进位加法器（经MODELSIM ISE及FPGA实现）
ZJU计算机组成原理实验
2021-06-05 09:56:00
691KB
1
华中科技大学计算机组成原理实验，EduCoder平台运算器实验HUST，前五关可直接通关，中国大学mooc里面可以搜到logisim教程哦。
2021-05-25 10:50:37
644KB
1
该文档介绍了硬件加法器原理与设计，有半加器，全加器，超前进位加法器，进位旁路加法器，进位选择加法器，Brent-Kung加法器，Kogge-Stone加法器以及Sklansky加法器。
2021-05-17 16:55:15
2.42MB
1
1. 掌握在EDA工具中进行基本逻辑组件的设计方法。
2. 运用VHDL完成半加器、或门、一位全加器和16位先行进位加法器的设计与调试。
3. 采用QUARTUS II软件设计仿真和调试完成。
2021-05-17 13:33:17
214KB
1